【正文】 件 Bank 間的一些高速信號和一些第二全局時鐘信號的布線； C短線資源：用來完成基本邏輯單元間的邏輯互連與布線； D其他：在邏輯單元內部還有著各種布線資源和專用時鐘、復位等控制信號線。 （ 4）豐富的布線資源。目前大多數 FPGA 都有內嵌的塊 RAM。一般來說，比較經典的基本可編程單元的配置是一個寄存器加一個查找表，但不同廠商的寄存器和查找表的內部結構有一定的差異，而且寄存器和查找表的組合模式也不同。 FPGA 內部寄存器江西師范大學科學技術學院 14 屆畢業(yè)設計說明 書 第 4 頁 共 36 頁 可配置為帶 同步 /異步復位和置位、時鐘使能的觸發(fā)器，也可以配置成為鎖存器。目前大多數 FPGA 的 I/O 單元被設計為可編程模式，即通過軟件的靈活配置，可適應不同的電氣標準與 I/O 物理特性；可以調整匹配阻抗特性，上下拉電阻；可以調整輸出驅動電流的大小等； （ 2）基本可編程邏輯單元。 FPGA 一般由 6部分組成，分別為可編程輸入 /輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內嵌專用硬核等。 早期的可編程邏輯器件都屬于低密度 PLD（ Programmable Logic Device），結構簡單，設計靈活，但規(guī)模小，難以實現(xiàn)復雜的邏輯功能。不同廠家對可編程邏輯器件的叫法也不盡相同。 CPLD 是復雜可編程邏輯器件（ Complex Programmable Logic Device）的簡稱， FPGA 是現(xiàn)場可編程門陣列（ Field Programmable Gate Array）的簡稱。但是，隨著為電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。故改變頻率字（即相位增量），就可以改變相位累加器的溢出時間，在參考頻率不變的條件下就可以改變輸出信號的頻率。相位累加器的溢出頻率即為合成信號的頻率。圖 所示為 DDS 各個部分的輸出信號。波形存儲器的輸出數據送到 D/A 轉換器， D/A 轉換器將數字量形式的波形幅度值轉換成一定頻率的模擬信號，從而將波形重新合成出來。相位累加器的輸出與波形存儲器的地址線相連，相當于對波形存儲器進行查表，這樣就可以把存儲在波形存儲器中的信號抽樣值（二進制編碼值）查出。相位累加器由加法器和寄存器級聯(lián)而成，它將寄存器的輸出反饋到加法器的輸入端實現(xiàn)累加的功能。 DDS 系統(tǒng)中的參考時鐘通常由一個高穩(wěn)定度的晶體振蕩器來產生，用來作為整個系統(tǒng)各個組成部分的同步時鐘。其結構如圖 所示。 DDS 不是對模擬信號進行抽樣，而是一個假定抽樣過程已經發(fā)生且抽樣值已經量化完成，如何通過某種方法把已經量化的數值重建原始信號的問題。 奈圭斯特采樣定理告訴我們，當抽樣頻率大于或者等于模擬信號最高頻率的兩倍時，可以由抽樣得到的離散序列無失真地恢復出原始模擬信號。 完成擴展要求 3 設計原理和設計指標 DDS 技術 DDS 和 大多數 的 數字信號處理技術 是 一樣，它的基礎 依 然是 采用 奈圭斯特定理。 對基本要求能完成硬件電路設計、制作與調試。 輸出頻率范圍： 1kHz— 10MHz, 具有頻率設置功能，頻率步進： 100Hz 輸出電壓幅度可調，在 50Ω 負載電阻上的電壓峰峰值大于 1V. 能用開關方便的選擇某一種波形的輸出。 1 2 設計 要求 實現(xiàn)多種波形的輸出。各方面還在發(fā)展階段。 我國研制任意波形發(fā)生器 于 上世紀 90 年代開始， 近年 來 我國有部分廠家的進步較大，一直都在學習和借鑒它們的研究產品并改進也 取得了可喜的成果。 從目前發(fā)展狀況來看，國外 的 發(fā)展更為 成熟。 國內外發(fā)展現(xiàn)狀 以前 采用可變時鐘和計數器尋址波形存儲器的任意波形發(fā)生器 [4 的應用比較廣泛， 取樣 的 時鐘頻率較高 并且 可調節(jié)， 但是 這種波形發(fā)生器對硬件要求高，需鎖相環(huán)和截止頻率可調的低通濾波器，已經逐步退出市場。其中混和信號源主要輸出的是 模擬波形 ， 邏輯信號源輸出 的是 數字碼形。信號源給被測電路提供所需的 已知信號，然后 對 其它儀表進行測量的參數。 能夠 產生測試信號的儀器，統(tǒng)稱為信號源，它用于產生被測電路需 要 特定參數的電測試信號?，F(xiàn)場可編程門陣列器件 的 容量大、運算速度極 快、現(xiàn)場可編程，廣泛地應用 到實際系統(tǒng)中。 信號發(fā)生器是最普通，最基本， 運用最廣泛的電子儀器， 傳統(tǒng)的波形發(fā)生器 一般 采用 的是 模擬分立元件 來 實現(xiàn)，產生的波形種類 會 受到電路硬件的限制， 而且 體積 較大， 靈活性和穩(wěn)定性也差。 信號發(fā)生器是種常用的信號源， 常常 運用 在 科學研究 和 生產實踐 及 教學試驗領域。本設計將采用基于 VHDL 的 EDA 設計來實現(xiàn)波形發(fā)生器的各種功能。 在可編程芯片 CPLD(復雜可編程邏輯器件 )和 FPGA(現(xiàn)場可編程門陣列 )上實現(xiàn)電子系統(tǒng)的設計，必將成為今后電子系統(tǒng)設計的一個發(fā)展方向。 7 結束語 ......................................................................8 參考文獻 .....................................................................14 附錄一：電路圖 ...............................................................15 附錄二：源程序 ...............................................................16 江西師范大學科學技術學院 14 屆畢業(yè)設計說明 書 第 2 頁 共 36 頁 引言 隨著科技的發(fā)展 ，在計算機技術的推動下，電子技術獲得飛快的發(fā)展，現(xiàn)代電子產品幾乎滲透到社會的各個領域，有力地推動了社會生產力的發(fā)展和社會信息化得程度的提高。 程序框圖 : ............................................... 錯誤 !未定義書簽。 5 軟件部分 .................................................... 錯誤 !未定義書簽。 ................................. 錯誤 !未定義書簽。 數碼管編碼表 ........................................ 錯誤 !未定義書簽。 LED數碼管顯示模塊 ....................................... 錯誤 !未定義書簽。 DAC0832 及其外圍電路 ................................. 錯誤 !未定義書簽。 D/A模塊 ................................................. 錯誤 !未定義書簽。 ........................................... 錯誤 !未定義書簽。 4 設計原理 .................................................... 錯誤 !未定義書簽。 按鍵控制模塊 ............................................. 錯誤 !未定義書簽。 ABSTRACT ..............................................................................................................................錯誤 !未定義書簽。 QuartusⅡ 江西師范大學科學技術學院 14 屆畢業(yè)設計說明 書 第 1 頁 共 36 頁 目 錄 聲明 .............................................................................................................................................錯誤 !未定義書簽。 the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of three independent,and is able to produce four waveforms by the frequency and amplitude adjustment. AD and low pass filter realize the change between digital electricity and simulative electricity. Key words： Digital Waveform Generator。 關鍵詞 ： 多種波形發(fā)生器； FPGA； VHDL。 本畢業(yè)設計是本人在江西師范大學科學技術學院讀書期間在指導教師的細心指導下完成的， 在此感謝為本文研究提供文獻的集體及個人。為本文的研究做出了重要貢獻的個人和集體，均已在文中以明確的方式標明。 江西師范大學科學技術學院 J I A N G X I N O R M A L U N I V E R S I T Y S C I E N C E A N D T E C H N O L O G Y C O L L E G E 本科生畢業(yè)設計 （論文） 中文題目： 基于 FPGA 多功能波形發(fā)生器的設計 Design Of FPGAbased Digital Signal Generator I 聲 明 本人鄭重聲明： 所呈交的學位論文，是本人在指導教師指導下，獨立 進行研究工作所取得的成果。 盡我所知，另 文中已經注明引用的內容外，論文由本人獨立完成。本聲明的法律結果由本人承擔。 聲明人學號： 1008068027 聲明人簽名： 朱忠浩 簽名日期： 20xx 年 3 月 2 日 II 基于 FPGA 多功能波形發(fā)生器的設計 摘 要 本文所設計內容就是以 FPGA 為平 臺用 VHDL 語言設計多種波形系統(tǒng)來實現(xiàn)數字信號發(fā)生器的設計， FPGA 嚴密性高，功能消耗較低，所占空間小，更可靠等特點，設計的時候可不必過于考慮硬件連接；本設計中采用 VHDL 語言進行系統(tǒng)描述，使數字信號發(fā)生器能產生正弦波、三角波、方波、等獨立波形，而且對所產生的各種波形的頻率及幅度的調節(jié)更為方便 ,還可用 AD 與低通實現(xiàn)數字電路到模擬電路的的轉換。 QuartusⅡ III Abstract Digital signal transmitter as a test facility is an important part of information processing system. In the production of a wide range of application of life. This content is designed by Altera, based on FPGA design of digital signal generator, FPGA has a high density, low power consumption, small size, high reliability, cannot have too much to consider wher designing specific hardware connection。 FPGA； VHDL。 摘 要 ...........................................................................................................................................錯誤 !未定義