06arm異常中斷處理及程序設計-展示頁
2025-02-24 07:19本頁面
【正文】 行 事 件( 2 ) 自 動 將 P C 備 份 到 L R( 3 ) 自 動 將 C P S R 寄 存 器 S P S R( 1 ) 自 動 修 改 C P U 模 式( 2 ) 自 動 跳 轉(zhuǎn) 到 中 斷 向 量 取 指執(zhí) 行 I S R ， 在 I S R 中 ：( 1 ) 進 行 必 要 的 現(xiàn) 場 保 護 ， 入 棧( 2 ) 處 事 中 斷 事 件現(xiàn) 場 恢 復( 1 ) L R ， S P S R ， R 0 ~ R 1 2 出 棧( 2 ) P C 跳 轉(zhuǎn) 到 原 中 斷 位 置 下 條 指令 執(zhí) 行由 硬 件 或 軟 件 產(chǎn) 生C P U 自 動 完 成I S R 必 須 事 先 由 程 序 員 編寫 ， 且 第 1 條 指 令 必 須 可 以通 過 中 斷 向 量 跳 轉(zhuǎn) 到在 I S R 執(zhí) 行 結(jié) 束 后 執(zhí) 行 ， 由程 序 員 編 寫2/26/2023 6 北京大學出版社出版 嵌入式 ARM系統(tǒng)原理與實例開發(fā)（第 2版） Reset異常及處理 ? 當系統(tǒng)復位信號產(chǎn)生后， ARM處理器當立即中斷當前正在執(zhí)行的指令。 ? ARM處理器在執(zhí)行中斷服務程序之前，都將這些信息進行了有效的保護： – (1) LR(R14)寄存器用來保存當前 CPU寄存器的值，即程序的返回地址； – (2) SPSR寄存器用來保護當前程序的狀態(tài)，即 CPU信息； – (3) 臨時數(shù)據(jù)使用棧來保存，當中斷發(fā)生后，系統(tǒng)將開辟一段內(nèi)存空間，將 R0~R12的數(shù)據(jù)依次壓入棧中，用 R13來存儲該?？臻g的入口地址。 ? 在處理異常之前，為了在異常處理完成后能夠很好的返回到中斷處理之前的狀態(tài)，在編寫程序的時候有必要將處理器當前的狀態(tài)保護起來，另外，在同一時刻有可能出現(xiàn)多個異常中斷請求。嵌入式 ARM系統(tǒng)原理與實例開發(fā)（第 2版） 嵌入式 ARM系統(tǒng)原理與實例開發(fā) 北京大學出版社 出版 2/26/2023 1 北京大學出版社出版 嵌入式 ARM系統(tǒng)原理與實例開發(fā)（第 2版） 1 2 ARM中斷類型及中斷向量 安裝 ARM中斷處理程序 第 6章 ARM異常中斷處理及程序設計 3 IRQ中斷處理過程及處理 3 SWI中斷處理原理及應用程序開發(fā) 2/26/2023 2 北京大學出版社出版 嵌入式 ARM系統(tǒng)原理與實例開發(fā)（第 2版） 異常的概念 ? 異常將導致處理器停止當前事務處理，轉(zhuǎn)而處理一個突發(fā)事件（這個突發(fā)事件包括外部或者內(nèi)部引起的）。 ? 例如一個外部中斷或者試圖執(zhí)行一個未定義的指令。 2/26/2023 3 北京大學出版社出版 嵌入式 ARM系統(tǒng)原理與實例開發(fā)（第 2版） ARM異常類型 ? 如果發(fā)生中斷及異常，以下信息需要進行保護： – (1) 當前程序的狀態(tài)，即 CPU信息，存儲在 CPSR寄存器中； – (2) 當前程序的位置，以便于從異常及中斷中返回，即當前 PC寄存器信息； – (3) 臨時數(shù)據(jù)信息，即當前 R0~R12數(shù)據(jù)。 ? 經(jīng)過以上機制， ARM處理器能夠很好的支持中斷和中斷嵌套。進入復位處理時，處理器將進行以下操作： R14_svc = UNPREDICTABLE value //R14_svc不可知 SPSR_svc = UNPREDICTABLE
職業(yè)教育相關推薦
鄂ICP備17016276號-1