【正文】 TB = STC = 0 時譯碼 ，否則禁止譯碼。 實現(xiàn)譯碼功能的電路 譯碼器 二進制譯碼器 二 十進制譯碼器 數(shù)碼顯示譯碼器 譯碼器 (即 Decoder) 二進制代碼 與輸入代碼對應的特定信息 譯碼器 EXIT二、二進制譯碼器 　　將輸入二進制代碼譯成相應輸出信號的電路。 EXIT一、譯碼的概念與類型 譯碼 是 編碼 的逆過程。 　 譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。EXIT主要要求： 理解譯碼的概念。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸　出輸　　　入 I9 = 0 時 ，不論其他 Ii 為 0 還是 1，電路只 對 I9 進行編碼 ，輸出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為 1001。EXITCT74LS147I8 I1I2I3I4I5I6I7Y0Y1Y2Y3I9二 十進制優(yōu)先編碼器 CT74LS147　　 I9 = 1， I8 = 0 時 ，不論 I0 ~ I7 為 0 還是 1，電路只 對 I8 進行編碼，輸出反碼 0111。 I0 省略不畫輸出 4 位二進制代碼原碼輸出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸　出輸　　　　入10 線 – 4 線編碼器被編信號高電平有效EXIT　為何要使用優(yōu)先編碼器？四、優(yōu)先編碼器 (即 Priority Encoder) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸 出輸 入　　允許同時輸入數(shù)個編碼信號，并只對其中優(yōu)先權(quán)最高的信號進行編碼輸出的電路。 8 線 – 3 線編碼器EXITI1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 碼編碼器三、二－十進制編碼器 　　將 0 ~ 9 十個十進制數(shù)轉(zhuǎn)換為二進制代碼的電路。I6I7Y1=I2I5I5 二、二進制編碼器由圖可寫出編碼器的輸出邏輯函數(shù)為由上式可列出真值表為原碼輸出Y0=I1　 編碼器 EXIT一、編碼器的概念與類型 編碼 　　將具有特定含義的信息編成相應二進制代碼的過程。EXIT主要要求： 理解編碼的概念。SiCiAiBi(1)分析設計要求， 列真值表。AB (二 )多 輸出組合邏輯電路設計舉例 EXITBiAi輸 入CiSi輸 出相加的兩個數(shù)本位和向高位的進位解：(2) 求最簡輸出函數(shù)式Ci = Ai Bi(3) 畫邏輯圖10110101011000BiAi輸 入CiSi輸 出00[例 ] 試設計半加器 電路。、 、 三人表決電路多數(shù)人同意，則提案通過，但 具有否決權(quán)111011101001110010100000YCBA輸出輸 入00001110(2)化簡輸出函數(shù)Y=AC+ABABC0100 01 11 10 1 1 1 0 0 0 0 0用與非門實現(xiàn)，并求最簡與非式=AC+AB=AC解： (1)分析設計要求，列出真值表　　設 A、 B、 C 同意提案時取值為 1，不同意時取值為 0； Y 表示表決結(jié)果，提案通過則取值為 1，否則取值為 0。當表決某個提案時，多數(shù)人同意，則提案通過，但 A具有否決權(quán)?！?　 根據(jù)真值表用代數(shù)法或卡諾圖法求最簡與或式，然后根據(jù)題中對門電路類型的要求，將最簡與或式變換為與門類型對應的最簡式。 　　首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號與邏輯取值 (即規(guī)定它們何時取值 0 ，何時取值 1) 。EXIT二、組合邏輯電路的基本設計方法 設計思路：基本步驟： 分析給定邏輯要求，設計出能實現(xiàn)該功能的組合邏輯電路。解：(2)列真值表(1)寫出輸出邏輯函數(shù)式AiBiCi1CiSiAiBi Ci10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi1BiAi輸 出輸 入11110000由 Ci1 表達式可畫出其卡諾圖為：11101000可列出真值表為(3)分析邏輯功能　 　 將兩個一位二進制數(shù) Ai 、 Bi 與低位來的進位 Ci1 相加， Si 為本位和， Ci 為向高位產(chǎn)生的進位。 　　由 Si 表達式可知，當輸入有奇數(shù)個 1 時，Si = 1，否則 Si = 0。EXIT 初學者一般從輸入向輸出逐級寫出各個門的輸出邏輯式。 　　 A、 B、 C 三個輸入變量中，有奇數(shù)個 1時，輸出為 1，否則輸出為 0。后者是分析電路的常用方法，下面介紹之。 根據(jù)給定邏輯圖 寫出輸出邏輯式 ，并進行必要的化簡列真值表分析邏輯功能EXIT[例 ] 分析下圖所示邏輯 電路的功能。熟練掌握邏輯功能的 邏輯表達式、真值表、卡諾圖和邏輯圖 表示法及其相互轉(zhuǎn)換。 組合電路的描述方法主要有邏輯表達式、真值表、卡諾圖和邏輯圖等。 EXIT二、組合邏輯電路的特點與描述方法 組合邏輯電路的邏輯功能特點： 　　沒有存儲和記憶作用。 　 概　述EXIT一、組合邏輯電路的概念 　　指任何時刻的輸出僅取決于該時刻輸入信號的組合，而與電路原有的狀態(tài)無關(guān)的電路。EXIT概　述第 3 章　組合邏輯電路 組合邏輯電路中的競爭冒險加法器和數(shù)值比較器數(shù)據(jù)選擇器 與數(shù)據(jù)分配器譯碼器編碼器組合邏輯電路的 分析和設計方法本章小結(jié)EXIT主要要求： 掌握 組合邏輯電路和時序邏輯電路的概念 。 了解組合邏輯電路的特點與描述方法。 數(shù)字電路根據(jù)邏輯功能特點的不同分為 組合邏輯電路 時序邏輯電路 　　指任何時刻的輸出不僅取決于該時刻輸入信號的組合，而且與電路原有的狀態(tài)有關(guān)的電路。 組合電路的組成特點： 　　由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。 EXIT主要要求：理解組合邏輯電路 分析與設計的基本方法 ?！?組合邏輯電路的分析方法和設計方法 EXIT一、組合邏輯電路的基本分析方法分析思路：基本步驟：　 　 根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。解： (1)寫出輸出邏輯函數(shù)