【正文】 步預(yù)置保持計(jì)數(shù)異步清零 同步清零連接成任意模 M 的計(jì)數(shù)器(1) 同步預(yù)置法(2) 反饋清零法(3) 多次預(yù)置法(三） 74161/ 74163功能擴(kuò)展Q0Q1Q2Q301101 態(tài)序表 計(jì)數(shù) 輸 出 N Q3 Q2 Q1 Q0 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1例 1:設(shè)計(jì)一個(gè) M=10的計(jì)數(shù)器。(3)清零功能與74161不同。 （二）四位二進(jìn)制同步計(jì)數(shù)器 74163 74163功能表 74161功能表Q3 Q2 Q1 Q0輸 入 輸 出CP R LD CTP CTT D3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0↑ 1 0 D3 D2 D1 D0 保持 1 1 0 保持 1 1 0 計(jì)數(shù)↑ 1 1 1 1 ↑(1)外引線排列和 74161相同。 CR_L表示清零信號(hào)且為低電平有效。 END PROCESS。 END IF。 IF (IQ=15) AND (CTT=’1’) THEN CO = ‘1’。 IF (CP’EVENT AND CP=’1’) THEN IF LD_L=’0’ THEN IQ = D。 （一）四位二進(jìn)制同步計(jì)數(shù)器 74161 BEGIN IF CR_L=’0’ THEN IQ = (OTHERS = ‘0’)。BEGIN PROCESS (CP,CTT,CR_L) 中間信號(hào) IQ是為了交換中間數(shù)據(jù)。END v74LS161。 Q:OUT UNSIGNED (3 DOWNTO 0)。ENTITY v74LS161 IS PORT (CP,CR_L,LD_L,CTP,CTT:IN STD_LOGIC。 用 VHDL實(shí)現(xiàn) 74161 LIBRARY IEEEUSE 。 若初態(tài)為 0000,15個(gè) CP后，輸出為 “1111”，進(jìn)位 CO = CTTQ3Q2Q1Q0 =1。3)保持：當(dāng) R=LD=1時(shí)， CTP或 CTT有一個(gè)無(wú)效，各觸發(fā)器均處于保持狀態(tài)。CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74161外引線功能端排列圖 （一）四位二進(jìn)制同步計(jì)數(shù)器 74161 741611R2CP3D04D15D26D37CTT8GNDUCC 16CO 15Q0 14Q1 13Q2 12Q3 11CTP 10LD 974161功能表 Q3 Q2 Q1 Q0輸 入 輸 出CP R LD CTP CTT D3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0↑ 1 0 D3 D2 D1 D0 保持 1 1 0 保持 1 1 0 計(jì)數(shù)↑ 1 1 1 1 1)異步清除：當(dāng) R=0，輸出 “0000” 狀態(tài)， 與 CP無(wú)關(guān)。CTP、 CTT：可作為使能端和多片級(jí)聯(lián)使用 。時(shí)鐘輸入信號(hào)用 CP表示。同步預(yù)置。端子輸入端用 R說(shuō)明。用來(lái)計(jì)算輸入脈沖數(shù)目?計(jì)數(shù)器的分類(lèi)動(dòng)畫(huà)計(jì)數(shù)器?部分常用集成計(jì)數(shù)器 第一節(jié) 計(jì)數(shù)器 四位二進(jìn)制同步計(jì)數(shù)器第一節(jié) 計(jì)數(shù)器 四位二進(jìn)制可逆計(jì)數(shù)器 中規(guī)模異步計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器（二） 四位二進(jìn)制同步計(jì)數(shù)器 74163（一） 四位二進(jìn)制同步計(jì)數(shù)器 74161（三） 74161/74163功能擴(kuò)展（一）四位二進(jìn)制同步計(jì)數(shù)器 74161 內(nèi)部由四個(gè)主從 JK觸發(fā)器和控制電路構(gòu)成。按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。第五章 常用時(shí)序集成電路及其應(yīng)用 第一節(jié) 計(jì)數(shù)器 第二節(jié) 寄存器 第三節(jié) 序列碼發(fā)生器 第四節(jié) 時(shí)序模塊的應(yīng)用 小結(jié)第一節(jié) 計(jì)數(shù)器按進(jìn)位方式，分為同步和異步計(jì)數(shù)器。按進(jìn)位制，分為模 模 10和任意模計(jì)數(shù)器。按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器。邏輯符號(hào) 符號(hào)輸入中 R端有效，在此輸入為低電平時(shí)，輸出為 0，稱之為異步清零。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3 符號(hào)中 LD端為有效時(shí)，此端引入線為低時(shí)，且時(shí)鐘 CP上升沿時(shí)，將輸入端數(shù)字送到輸出端。DDDD此端輸入信號(hào)用 LD表示。 當(dāng) CP上升沿 , 并且 CTT和 CTP 有效時(shí)，計(jì)數(shù)器加 1計(jì)數(shù)。 當(dāng) Q3 Q2 Q1 Q0=1111 時(shí)，且CTT等于 1時(shí) , 控制輸出端 CO輸出有效高電平。 2)同步預(yù)置：當(dāng) C=1， LD=0， 在 CP上升沿時(shí) ，輸出端反映輸入數(shù)據(jù)的狀態(tài)。 4)計(jì)數(shù)：當(dāng) LD = R = CPT= CTT =1時(shí)，按 二進(jìn)制自然碼 計(jì)數(shù)。第 16個(gè) CP作用后，輸出恢復(fù)到 0000狀態(tài)， CO = 0。USE 。 D:IN UNSIGNED (3 DOWNTO 0)。 CO:OUT STD_LOGIC)。ARCHITECTURE v74LS161_arch OF v74LS161 IS SIGNAL IQ: UNSIGNED (3 DOWNTO 0)。如果直接用輸出 Q，那么定義的輸出必須為緩沖而不是輸出。 END IF。 ELSIF (CTT AND CTP)=’1’ THEN IQ = IQ+1 END IF。 ELSE CO = ‘0’。 END IF； Q =IQ。END v74LS161_arch。 CP上升沿有效。(2)置數(shù)，計(jì)數(shù)，保持功能與 74161相同。特點(diǎn)： 74163采用 同步清零 方式 ：當(dāng) R =0時(shí)，且當(dāng) CP 的 上升沿來(lái)到時(shí) ,輸出 Q0Q1Q2Q3 才全被清零。方法一 : 采用后十種狀態(tài)CO=10(1) 同步預(yù)置法1CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO CORLDCTTCTPCPf1101100110f/10例 2: 同步預(yù)置法設(shè)計(jì) M=24 計(jì)數(shù)器。0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0 采用 74161000001 1（ 2）反饋清零法 態(tài)序表 N Q3 Q2 Q1 Q0連接成任意模 M 的計(jì)數(shù)器（ 1）同步預(yù)置法（ 2）反饋清零法（ 3）多次預(yù)置法（三） 74161/74163功能擴(kuò)展 M=10 計(jì)數(shù)器 態(tài)序表 N Q3 Q2 Q1 Q00 0 0 0 0(3)多次預(yù)置法例 4: 分析電路功能。LIBRARY IEEE。USE 。 PORT(CLK:IN STD_LOGIC。END COUNT10。BEGIN PROCESS VARIABLE TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0)。END COUNT10_ARC。WAIT UNTIL CLK’EVENT AND CLK=‘1’ 。 ELSE TEMP:=TEMP+1。DATE_OUT=TEMP。其它情況按照 8421碼計(jì)數(shù)。 若干片同步計(jì)數(shù)器組成同步計(jì)數(shù)鏈時(shí)，就要利用計(jì)數(shù)控制端 CTT、 CTP傳遞進(jìn)位信號(hào)。 三、中規(guī)模異步計(jì)數(shù)器二、四位二進(jìn)制可逆計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器第