【正文】 TB = STC = 0 時(shí)譯碼 ，否則禁止譯碼。 實(shí)現(xiàn)譯碼功能的電路 譯碼器 二進(jìn)制譯碼器 二 十進(jìn)制譯碼器 數(shù)碼顯示譯碼器 譯碼器 (即 Decoder) 二進(jìn)制代碼 與輸入代碼對(duì)應(yīng)的特定信息 譯碼器 EXIT二、二進(jìn)制譯碼器 　　將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。 EXIT一、譯碼的概念與類型 譯碼 是 編碼 的逆過程。 　 譯碼器 理解其他常用譯碼器的邏輯功能和使用方法。EXIT主要要求： 理解譯碼的概念。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸　出輸　　　入 I9 = 0 時(shí) ，不論其他 Ii 為 0 還是 1，電路只 對(duì) I9 進(jìn)行編碼 ，輸出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為 1001。EXITCT74LS147I8 I1I2I3I4I5I6I7Y0Y1Y2Y3I9二 十進(jìn)制優(yōu)先編碼器 CT74LS147　　 I9 = 1， I8 = 0 時(shí) ，不論 I0 ~ I7 為 0 還是 1，電路只 對(duì) I8 進(jìn)行編碼，輸出反碼 0111。 I0 省略不畫輸出 4 位二進(jìn)制代碼原碼輸出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸　出輸　　　　入10 線 – 4 線編碼器被編信號(hào)高電平有效EXIT　為何要使用優(yōu)先編碼器？四、優(yōu)先編碼器 (即 Priority Encoder) 1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸 出輸 入　　允許同時(shí)輸入數(shù)個(gè)編碼信號(hào)，并只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出的電路。 8 線 – 3 線編碼器EXITI1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 碼編碼器三、二－十進(jìn)制編碼器 　　將 0 ~ 9 十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。I6I7Y1=I2I5I5 二、二進(jìn)制編碼器由圖可寫出編碼器的輸出邏輯函數(shù)為由上式可列出真值表為原碼輸出Y0=I1　 編碼器 EXIT一、編碼器的概念與類型 編碼 　　將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼的過程。EXIT主要要求： 理解編碼的概念。SiCiAiBi(1)分析設(shè)計(jì)要求， 列真值表。AB (二 )多 輸出組合邏輯電路設(shè)計(jì)舉例 EXITBiAi輸 入CiSi輸 出相加的兩個(gè)數(shù)本位和向高位的進(jìn)位解：(2) 求最簡(jiǎn)輸出函數(shù)式Ci = Ai Bi(3) 畫邏輯圖10110101011000BiAi輸 入CiSi輸 出00[例 ] 試設(shè)計(jì)半加器 電路。、 、 三人表決電路多數(shù)人同意，則提案通過，但 具有否決權(quán)111011101001110010100000YCBA輸出輸 入00001110(2)化簡(jiǎn)輸出函數(shù)Y=AC+ABABC0100 01 11 10 1 1 1 0 0 0 0 0用與非門實(shí)現(xiàn)，并求最簡(jiǎn)與非式=AC+AB=AC解： (1)分析設(shè)計(jì)要求，列出真值表　　設(shè) A、 B、 C 同意提案時(shí)取值為 1，不同意時(shí)取值為 0； Y 表示表決結(jié)果，提案通過則取值為 1，否則取值為 0。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，則提案通過，但 A具有否決權(quán)?！?　 根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與或式，然后根據(jù)題中對(duì)門電路類型的要求，將最簡(jiǎn)與或式變換為與門類型對(duì)應(yīng)的最簡(jiǎn)式。 　　首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號(hào)與邏輯取值 (即規(guī)定它們何時(shí)取值 0 ，何時(shí)取值 1) 。EXIT二、組合邏輯電路的基本設(shè)計(jì)方法 設(shè)計(jì)思路：基本步驟： 分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。解：(2)列真值表(1)寫出輸出邏輯函數(shù)式AiBiCi1CiSiAiBi Ci10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi1BiAi輸 出輸 入11110000由 Ci1 表達(dá)式可畫出其卡諾圖為：11101000可列出真值表為(3)分析邏輯功能　 　 將兩個(gè)一位二進(jìn)制數(shù) Ai 、 Bi 與低位來的進(jìn)位 Ci1 相加， Si 為本位和， Ci 為向高位產(chǎn)生的進(jìn)位。 　　由 Si 表達(dá)式可知，當(dāng)輸入有奇數(shù)個(gè) 1 時(shí)，Si = 1，否則 Si = 0。EXIT 初學(xué)者一般從輸入向輸出逐級(jí)寫出各個(gè)門的輸出邏輯式。 　　 A、 B、 C 三個(gè)輸入變量中，有奇數(shù)個(gè) 1時(shí)，輸出為 1，否則輸出為 0。后者是分析電路的常用方法，下面介紹之。 根據(jù)給定邏輯圖 寫出輸出邏輯式 ，并進(jìn)行必要的化簡(jiǎn)列真值表分析邏輯功能EXIT[例 ] 分析下圖所示邏輯 電路的功能。熟練掌握邏輯功能的 邏輯表達(dá)式、真值表、卡諾圖和邏輯圖 表示法及其相互轉(zhuǎn)換。 組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。 EXIT二、組合邏輯電路的特點(diǎn)與描述方法 組合邏輯電路的邏輯功能特點(diǎn)： 　　沒有存儲(chǔ)和記憶作用。 　 概　述EXIT一、組合邏輯電路的概念 　　指任何時(shí)刻的輸出僅取決于該時(shí)刻輸入信號(hào)的組合，而與電路原有的狀態(tài)無關(guān)的電路。EXIT概　述第 3 章　組合邏輯電路 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)加法器和數(shù)值比較器數(shù)據(jù)選擇器 與數(shù)據(jù)分配器譯碼器編碼器組合邏輯電路的 分析和設(shè)計(jì)方法本章小結(jié)EXIT主要要求： 掌握 組合邏輯電路和時(shí)序邏輯電路的概念 。 了解組合邏輯電路的特點(diǎn)與描述方法。 數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為 組合邏輯電路 時(shí)序邏輯電路 　　指任何時(shí)刻的輸出不僅取決于該時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。 組合電路的組成特點(diǎn)： 　　由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。 EXIT主要要求：理解組合邏輯電路 分析與設(shè)計(jì)的基本方法 ?！?組合邏輯電路的分析方法和設(shè)計(jì)方法 EXIT一、組合邏輯電路的基本分析方法分析思路：基本步驟：　 　 根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。解： (1)寫出輸出邏輯函數(shù)