數(shù)字電子技術(shù)基礎簡明教程第三版-全文預覽
【正文】 CT74LS151邏輯功能示意圖 ST = 1 時禁止 數(shù)據(jù)選擇器工作 ST = 0 時， 數(shù)據(jù)選擇器工作。掌握用 數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路 的方法。 8421 碼輸入端譯碼驅(qū)動輸出端，高電平有效。 主要缺點：顯示欠清晰，響應速度慢?！ 」碴柦臃〝?shù)碼顯示器需要配用輸出低電平有效的譯碼器。顯示的數(shù)字形式EXIT主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠 性高、響應速度快、壽命長和亮度高等。常用的有半導體數(shù)碼顯示器 (LED)和液晶顯示器(LCD)等。三、二－十進制譯碼器 8421BCD 碼輸入端，從高位到低位依次為 AA A1 和 A0 。CT74LS138(1)A2A1A0 Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0 Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低位片高位片(1)A3 = 0 時，高位片不工作，低位片工作，譯出與輸入 0000 ~ 0111 分別對應的 8 個輸出信號 Y0 ~ Y7 。 高位碼 A3 與高位片 STA 端和低位片 STB 端相連，因此 ， A3 = 0 時低位片工作， A3 = 1 時高位片工作。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi1BiAi輸 出輸 入(3)選擇譯碼器選用 3 線 – 8 線 譯碼器 CT74LS138。(2) 將函數(shù)式變換為標準與 或式(3)根據(jù)譯碼器的輸出有效電平確定需用的門電路EXITABCYY1Y0 Y3Y4Y2 Y5Y6Y71STASTBSTCA0 A1 A2CT74LS138(4)畫連線圖CT74LS138 輸出低電平有效 ， ， i = 0 ~ 7因此，將 Y 函數(shù)式變換為采用 5 輸入 與非門 ，其輸入取自 Y Y Y Y6 和 Y7 。 EXIT ( 二 ) 用二進制譯碼器實現(xiàn)組合邏輯函數(shù) (二 ) 用二進制譯碼器實現(xiàn)組合邏輯函數(shù) 由于 二進制譯碼器的輸出端能提供輸入變量的全部最小項，而任何組合邏輯函數(shù)都可以變換為最小項之和 的標準式，因此 用二進制譯碼器和門電路可實現(xiàn)任何組合邏輯函數(shù)?！ ∈鼓芏? STA 高電平有效， STB、 STC 低電平有效，即當 STA = 1， STB = STC = 0 時譯碼 ，否則禁止譯碼。 EXIT一、譯碼的概念與類型 譯碼 是 編碼 的逆過程。EXIT主要要求： 理解譯碼的概念。EXITCT74LS147I8 I1I2I3I4I5I6I7Y0Y1Y2Y3I9二 十進制優(yōu)先編碼器 CT74LS147 I9 = 1， I8 = 0 時 ，不論 I0 ~ I7 為 0 還是 1，電路只 對 I8 進行編碼，輸出反碼 0111。 8 線 – 3 線編碼器EXITI1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 碼編碼器三、二－十進制編碼器 將 0 ~ 9 十個十進制數(shù)轉(zhuǎn)換為二進制代碼的電路。I7Y1=I2I5 編碼器 EXIT一、編碼器的概念與類型 編碼 將具有特定含義的信息編成相應二進制代碼的過程。SiCiAiBi(1)分析設計要求， 列真值表。、 、 三人表決電路多數(shù)人同意，則提案通過，但 具有否決權(quán)111011101001110010100000YCBA輸出輸 入00001110(2)化簡輸出函數(shù)Y=AC+ABABC0100 01 11 10 1 1 1 0 0 0 0 0用與非門實現(xiàn)，并求最簡與非式=AC+AB=AC當表決某個提案時，多數(shù)人同意，則提案通過，但 A具有否決權(quán)。 首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號與邏輯取值 (即規(guī)定它們何時取值 0 ，何時取值 1) 。解：(2)列真值表(1)寫出輸出邏輯函數(shù)式AiBiCi1CiSiAiBi Ci10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi1BiAi輸 出輸 入11110000由 Ci1 表達式可畫出其卡諾圖為：11101000可列出真值表為(3)分析邏輯功能 將兩個一位二進制數(shù) Ai 、 Bi 與低位來的進位 Ci1 相加， Si 為本位和， Ci 為向高位產(chǎn)生的進位。EXIT 初學者一般從輸入向輸出逐級寫出各個門的輸出邏輯式。后者是分析電路的常用方法，下面介紹之。熟練掌握邏輯功能的 邏輯表達式、真值表、卡諾圖和邏輯圖 表示法及其相互轉(zhuǎn)換。 EXIT二、組合邏輯電路的特點與描述方法 組合邏輯電路的邏輯功能特點： 沒有存儲和記憶作用。EXIT概 述第 3 章 組合邏輯電路 組合邏輯電路中的競爭冒險加法器和數(shù)值比較器數(shù)據(jù)選擇器 與數(shù)據(jù)分配器譯碼器編碼器組合邏輯電路的 分析和設計方法本章小結(jié)EXIT主要要求： 掌握 組合邏輯電路和時序邏輯電路的概念 。 數(shù)字電路根據(jù)邏輯功能特點的不同分為 組合邏輯電路 時序邏輯電路 指任何時刻的輸出不僅取決于該時刻輸入信號的組合，而且與電路原有的狀態(tài)有關(guān)的電路。 EXIT主要要求：理解組合邏輯電路 分析與設計的基本方法 。解： (1)寫出輸出邏輯函數(shù)式ABC YY1001 010 100 111(3)分析邏輯功能(2)列邏輯函數(shù)真值表111011101001110010100000YCBA輸 出輸 入00001111 根據(jù)異或功能可列出真值表如右表；也可先求標準與或式，然后得真值表。因此，圖示電路為三位判奇電路，又稱奇校驗電路。[例 ] 分析下圖電路的邏輯功能。 分析設計要求并 列出真值表 → 求最簡輸出邏輯式 → 畫邏輯圖。 EXIT下面通過例題學習如何設計組合邏輯電路 (一 )單輸出組合邏輯電路設計舉例 [例 ] 設計一個 A、 B、 C三人表決電路?？傻谜嬷当砣缬?。 將兩個 1 位二進制數(shù)相加，而不考慮低位進位的運算電路，稱為半加器。 理解常用編碼器的類型、邏輯功能和使用方法。I3I6I7I0 省略不畫 8 個需要編碼的輸入信號 輸出 3 位二進制碼1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸 出輸
教學課件相關(guān)推薦
鄂ICP備17016276號-1