【正文】 程設(shè)計(jì)舉例 方法一：用原理圖輸入 方法二：用 Verilog HDL描述語(yǔ)言 標(biāo)題：設(shè)計(jì)汽車尾燈指示控制電路() 任務(wù)書(shū)： 設(shè)計(jì)要求是假設(shè)汽車尾部左、右兩側(cè)各有三個(gè)指示燈（用發(fā)光二極管模擬） 控制功能包括： ①正常行駛時(shí)指示燈全滅； ②汽車臨時(shí)剎車時(shí)，左、右兩側(cè)三個(gè)指示燈全亮； ③右轉(zhuǎn)彎時(shí)，右側(cè)三個(gè)指示燈按循環(huán)順序點(diǎn)亮； 設(shè)計(jì)項(xiàng)目舉例（方法一：用原理圖輸入） 標(biāo)題：設(shè)計(jì)汽車尾燈控制電路 () ④左轉(zhuǎn)彎時(shí)，左側(cè)三個(gè)指示燈按循環(huán)順序點(diǎn)亮； ⑤汽車倒車時(shí)，所有指示燈按 CLK信號(hào)同步閃爍； 請(qǐng)?jiān)? 在 Max＋ plusⅡ 軟件系統(tǒng)平臺(tái)上建立汽車尾燈控制電路的頂層電路文件并完成編譯和仿真。 五、數(shù)字系統(tǒng)的設(shè)計(jì)方法 六、撰寫(xiě)數(shù)字系統(tǒng)的設(shè)計(jì)報(bào)告 封面 〝數(shù)字電路 EDA課程設(shè)計(jì)報(bào)告〞、專業(yè)、班級(jí)、姓名、學(xué)號(hào)、合作者、指導(dǎo)教師及制作日期 ； 標(biāo)題及任務(wù)書(shū) ； 關(guān)鍵詞（不少于 5個(gè)）； 內(nèi)容摘要； 總體方案或工作原理示意框圖（或流程圖） ； 頂層邏輯電路圖組成、信號(hào)定義及原理簡(jiǎn)單敘述 ； 低層功能模塊設(shè)計(jì)，邏輯抽象（定義 input 和 output），簡(jiǎn)述邏輯電路工作原理，并要求附有 *.gdf 和 *.v文件及文件中語(yǔ)句注釋； 六、撰寫(xiě)設(shè)計(jì)報(bào)告格式及要求 (供參考 ) 六、撰寫(xiě)數(shù)字系統(tǒng)的設(shè)計(jì)報(bào)告 對(duì)應(yīng)各模塊功能仿真波形（數(shù)據(jù)分析）分析及結(jié)論 ； 選用 芯片型號(hào)、定義芯片管腳號(hào)（列表格示意）及簡(jiǎn)述下載過(guò)程 ； 《課程設(shè)計(jì)》 設(shè)計(jì)中遇到問(wèn)題及解決方法 ； 1《課程設(shè)計(jì)》 設(shè)計(jì)項(xiàng)目完成最終結(jié)論 ； 1《 課程設(shè)計(jì) 》 項(xiàng)目的特點(diǎn)和實(shí)用性 ； 1 心得體會(huì)或結(jié)束語(yǔ) ； 1 參閱教材及文獻(xiàn) ； 1 其他 。 Verilog HDL 語(yǔ)言能形式化、抽象地表示電路的結(jié)構(gòu)和行為，支持邏輯設(shè)計(jì)中層次與領(lǐng)域的描述，可借用高級(jí)語(yǔ)言的特點(diǎn)來(lái)簡(jiǎn)化電路的描述，并具有電路仿真與驗(yàn)證機(jī)制以保證設(shè)計(jì)的正確。 五、數(shù)字系統(tǒng)的設(shè)計(jì)方法 五、數(shù)字系統(tǒng)的設(shè)計(jì)方法 Verilog HDL 語(yǔ)言是用于數(shù)字電路設(shè)計(jì)硬件描述語(yǔ)言，并已成為 IEEE標(biāo)準(zhǔn)。首先從系統(tǒng)的頂層（頂層工程文件）開(kāi)始，根據(jù)用戶的要求對(duì)系統(tǒng)作準(zhǔn)確描述，即確定系統(tǒng)的輸入和輸出的關(guān)系。 硬件描述語(yǔ)言 (如 Verilog HDL語(yǔ)言）設(shè)計(jì)是一種利用文本形式描述自己的設(shè)計(jì)，然后利用 EDA工具進(jìn)行綜合和仿真，最后轉(zhuǎn)變?yōu)槟撤N目標(biāo)文件，再用 CPLD和 FPGA器件來(lái)具體實(shí)現(xiàn)。 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) 五、數(shù)字系統(tǒng)的設(shè)計(jì)方法 分為原理圖輸入法和硬件描述語(yǔ)言設(shè)計(jì)兩種方式。它可以將某些專業(yè)電路或電子系統(tǒng)設(shè)計(jì)在一個(gè)芯片上，構(gòu)成單片集成系統(tǒng)，即片上系統(tǒng)SOC(System on Chip)。 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) CPLD（ Complex Programmable Logic Device） /FPGA（ Field Programmable Gate Array ） 還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過(guò)編程來(lái)修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級(jí)變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) 目前 EDA開(kāi)發(fā)軟件和 PLD器件也提供了強(qiáng)有力的支持。 三、 EDA技術(shù)簡(jiǎn)述 三、 EDA技術(shù)簡(jiǎn)述（ ISP器件的開(kāi)發(fā)流程） 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) 可編程邏輯器件（ PLD－－ Programmable Logic Device）和 EDA技術(shù)的出現(xiàn)改變了傳統(tǒng)的設(shè)計(jì)思想，使人們可以通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)各種不同的功能。 一個(gè)電子系統(tǒng)設(shè)計(jì)就是從頂層到底層，邊設(shè)計(jì)，邊仿真，并依據(jù)仿真結(jié)果，反復(fù)調(diào)整或優(yōu)化的過(guò)程。數(shù)字系統(tǒng)設(shè)計(jì)的發(fā)展日新月異，數(shù)字系統(tǒng)設(shè)計(jì)的理念和設(shè)計(jì)方法在過(guò)去的幾十年時(shí)間也發(fā)生了深刻的變化， 三、 EDA技術(shù)簡(jiǎn)述 三、 EDA技術(shù)簡(jiǎn)述 EDA是電子設(shè)計(jì)自動(dòng)化（ Electron Design Automatio） 數(shù)字系統(tǒng)設(shè)計(jì)過(guò)程被稱之為一個(gè)自頂向下的分級(jí)設(shè)計(jì)過(guò)程。 課程設(shè)計(jì)課題 小型數(shù)字系統(tǒng)：〝多功能數(shù)字電子鐘〞的頂層邏輯電路（參考） 二、課程設(shè)計(jì)要求 1 、 綜合應(yīng)用 《 數(shù)字電子技術(shù)基礎(chǔ) 》 課程中的理論知識(shí)去獨(dú)立地完成一個(gè)設(shè)計(jì)課題； 二、要求 鼓勵(lì)學(xué)生自學(xué)和查閱有關(guān)參考資料，培養(yǎng)學(xué)生獨(dú)立分析和解決實(shí)際問(wèn)題的能力； 二、課程設(shè)計(jì)要求 熟悉和了解現(xiàn)代 EDA設(shè)計(jì)、編程、編譯、仿真及下載技術(shù)的全過(guò)程； 學(xué)會(huì)撰寫(xiě)課程設(shè)計(jì)報(bào)告； 熟悉培養(yǎng)嚴(yán)肅認(rèn)真的工作作風(fēng)和嚴(yán)謹(jǐn)科學(xué)態(tài)度。 一、目的： 一、課程設(shè)計(jì) 目的 提高學(xué)生應(yīng)用計(jì)算機(jī)技術(shù)進(jìn)行數(shù)字電路和小型數(shù)字系統(tǒng)的設(shè)計(jì)、仿真和輔助分析的能力； 重在參與（親自實(shí)踐 !），體會(huì)過(guò)程（有很多細(xì)節(jié) !），積累知識(shí)和實(shí)踐認(rèn)識(shí)。 講座一： 《 課設(shè) 》開(kāi)題及設(shè)計(jì)與仿真方法輔導(dǎo) 講座二： EDA開(kāi)發(fā)板（裝置）和〝下載〞過(guò)程 講座三： QuartusⅡ （高版本）與 DE2開(kāi)發(fā)板入門指導(dǎo) (自愿參加 ) 《課程設(shè)計(jì)》輔導(dǎo)講座 《 數(shù)電課程設(shè)計(jì)》講座一： 《課設(shè)》開(kāi)題及設(shè)計(jì)與仿真方法 輔導(dǎo) 第一部分 《課設(shè)》概述 一、目的 二、要求 三、 EDA技術(shù)簡(jiǎn)述 四、數(shù)字系統(tǒng)的實(shí)現(xiàn) 五、小型數(shù)字系統(tǒng)設(shè)計(jì)方法 六、撰寫(xiě)《課設(shè)》報(bào)告格式及要求 七、 《課設(shè)》注意事項(xiàng) 一、課程設(shè)計(jì) 目的 課程設(shè)計(jì)是一實(shí)踐教學(xué)環(huán)節(jié)，是針對(duì) 《 數(shù)字電子技術(shù) 》 課程的要求，結(jié)合實(shí)踐對(duì)學(xué)生進(jìn)行綜合設(shè)計(jì)性訓(xùn)練，在自學(xué)和實(shí)踐訓(xùn)練中培養(yǎng)學(xué)生理論聯(lián)系實(shí)踐和實(shí)踐動(dòng)手能力，獨(dú)立地解決實(shí)際問(wèn)題能力。 《 數(shù)字電子技術(shù)基礎(chǔ) 》 EDA課程設(shè)計(jì)課件 授課教師：朱如琪 華中科技大學(xué)文華學(xué)院 《課設(shè)》須知 一、時(shí)間共計(jì) 2周，即 1 18周 ； 二、地點(diǎn)：實(shí)驗(yàn)中心計(jì)算機(jī)機(jī)房、實(shí)驗(yàn)室、圖書(shū)館及教室 ； 三、集體授課，即 17周的星期 3上午； 四、在每日上午 8： 00～ 11： 00,下午 2： 30 ～ 5： 30為輔導(dǎo)答疑、上機(jī)、下載時(shí)間 和自學(xué)設(shè)計(jì)查詢資料等安排； 五、負(fù)責(zé)輔導(dǎo)答疑老師是祝宏、惠志敏、朱老師、趙慧、和郭婷老師（不分班）；負(fù)責(zé) 下載驗(yàn)證及驗(yàn)收的老師是祝宏（ 1班）、惠志敏（ 2班）、 趙慧（ 3班）、和郭婷（ 4班）朱老師（ 5班） ； 六、一人一組，下載演示，經(jīng)教師驗(yàn)收及提問(wèn)后，《課設(shè)》成績(jī)有效 ； 七、 《課設(shè)》報(bào)告于 7月 2前必須交到教師，不要復(fù)制，否則酌情處，倡導(dǎo)自學(xué)與交流， … ； 《課設(shè)》須知 八、成績(jī)?cè)u(píng)定分 3個(gè)部分：⑴基本功能下載演示；⑵功能擴(kuò)展及應(yīng)用描述語(yǔ)言 Verilog HDL； ⑶ 《課設(shè)》報(bào)告（ *《課設(shè)》報(bào)告有規(guī)范要求）。 九、學(xué)生上機(jī)機(jī)房安排：實(shí)驗(yàn)中心機(jī)房 501 、 502 。 一、目的： 一、課程設(shè)計(jì) 目的 通過(guò)課程設(shè)計(jì)是使學(xué)生熟悉和了解可編程專用數(shù)字邏輯電路的設(shè)計(jì)、開(kāi)發(fā)流程，熟悉和了解現(xiàn)代 EDA設(shè)計(jì)工具，初步掌握原理圖形輸入法和 Verilog HDL語(yǔ)言的編程方法，掌握數(shù)字電子系統(tǒng)層次化的設(shè)計(jì)方法。 注：小型 數(shù)字系統(tǒng)的定義：多個(gè)功能底層模塊鏈接構(gòu)成的頂層模塊，即硬件系統(tǒng)。 三、 EDA技術(shù)簡(jiǎn)述 EDA是電子設(shè)計(jì)自動(dòng)化（ Electron Design Automatio） 目前電子技術(shù)的發(fā)展使電子系統(tǒng)越來(lái)越來(lái)復(fù)雜，傳統(tǒng)的手工和簡(jiǎn)單工具已無(wú)法滿足設(shè)計(jì)需求，因而利用計(jì)算機(jī)和相應(yīng)的設(shè)計(jì)軟件成為當(dāng)前常用的設(shè)計(jì)方法。設(shè)計(jì)過(guò)程的任何階段，都可以利用仿真工具對(duì)仍處于設(shè)計(jì)過(guò)程中的系統(tǒng)描述進(jìn)行性能評(píng)估與正確性檢測(cè)。 三、 EDA技術(shù)簡(jiǎn)述 三、 EDA技術(shù)簡(jiǎn)述 目前 EDA電子技術(shù)的發(fā)展已成為現(xiàn)代設(shè)計(jì)技術(shù)的核心，沒(méi)有