用fpga實現(xiàn)fft算法-展示頁
2024-09-07 10:15本頁面
【正文】 r2+ji2；D=r3+ji3；Wk0=c0+js0：Wk1=c1+js1；Wk2=c2+js2；Wk3=c3+js3。而IDFT的實現(xiàn)在DFT的基礎上就顯得較為簡單了： 式（２）由式(2)可以看出，在FFT運算模塊的基礎上，只需將輸入序列進行取共軛后再進行FFT運算，輸出結(jié)果再取一次共軛便實現(xiàn)了對輸入序列的IDFT運算，因子1/N對于不同的數(shù)據(jù)表示格式具體實現(xiàn)時的處理方式是不一樣的?！ ∈剑ǎ保┢渲校琖=exp(2π/N)。 N nk X(k)=DFT[x(n)] = Σ x(n)W 算法實現(xiàn)的可以是基2/4混合基FFT，也可以是純基4FFT和純基2FFT運算。由于使用了雙ram，該算法是流型(Pipelined)的，可以連續(xù)計算N點復數(shù)輸入FFT，即輸入可以是分段N點連續(xù)復數(shù)數(shù)據(jù)流。FFT算法除了必需的數(shù)據(jù)存儲器ram和旋轉(zhuǎn)因子rom外，仍需較復雜的運算和控制電路單元，即使現(xiàn)在,實現(xiàn)長點數(shù)的FFT仍然是很困難?？焖俑盗⑷~變換(Fast Fourier Transformation，簡稱FFT)使DFT運算效率提高1～2個數(shù)量級。用FPGA實現(xiàn)FFT算法引言 DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具，直接計算DFT的計算量與變換區(qū)間長度N的平方成正比。當N較大時，因計算量太大，直接用DFT算法進行譜分析和信號的實時處理是不切實際的。其原因是當N較大時，對DFT進行了基4和基2分解運算。本文提出的FFT實現(xiàn)算法是基于FPGA之上的，算法完成對一個序列的FFT計算，完全由脈沖觸發(fā)，外部只輸入一脈沖頭和輸入數(shù)據(jù)，便可以得到該脈沖頭作為起始標志的N點FFT輸出結(jié)果。采用DIF(Decimati
畢業(yè)設計相關(guān)推薦
鄂ICP備17016276號-1