vhdl第6章-展示頁(yè)
2024-08-31 01:13本頁(yè)面
【正文】 數(shù)據(jù)線寬度 8 widthad_a = 6, 地址線寬度 6 numwords_a = 64, 數(shù)據(jù)數(shù)量 64 operation_mode = ROM, LPM模式 ROM outdata_reg_a = UNREGISTERED, 輸出無(wú)鎖存 address_aclr_a = NONE, 無(wú)異步地址清 0 outdata_aclr_a = NONE, 無(wú)輸出鎖存異步清 0 width_byteena_a = 1, byteena_a輸入口寬度 1 init_file = “./dataHEX/”, ROM初始化數(shù)據(jù)文件，此處已修改過(guò) 接下頁(yè) X康芯科技 lpm_hint = ENABLE_RUNTIME_MOD=YES, INSTANCE_NAME=NONE, lpm_type = altsyncram ) LPM類(lèi)型 PORT MAP ( clock0 = inclock, address_a = address,q_a = sub_wire0 )。 END COMPONENT。 altsyncram元件接口聲明 address_a : IN STD_LOGIC_VECTOR (5 DOWNTO 0)。 lpm_type : STRING )。 init_file : STRING。 接下頁(yè) X康芯科技 outdata_aclr_a : STRING。 outdata_reg_a : STRING。 numwords_a : NATURAL。 類(lèi)屬參量數(shù)據(jù)類(lèi)型定義 width_a : NATURAL。 ARCHITECTURE SYN OF data_rom IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0)。 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) )。 使用宏功能庫(kù)中的所有元件 ENTITY data_rom IS PORT (address : IN STD_LOGIC_VECTOR (5 DOWNTO 0)。 LIBRARY altera_mf。 } } 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 2．建立 .hex格式文件 圖 72 將波形數(shù)據(jù)填入 mif文件表中 X康芯科技 2．建立 .hex格式文件 圖 73 ASM格式建 hex文件 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 2．建立 .hex格式文件 圖 74 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 定制 LPM_ROM元件 圖 75 定制新的宏功能塊 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 定制 LPM_ROM元件 圖 76 LPM宏功能塊設(shè)定 X康芯科技 定制初始化數(shù)據(jù)文件 定制 LPM_ROM元件 圖 77 選擇 data_rom模塊數(shù)據(jù)線和地址線寬度 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 定制 LPM_ROM元件 圖 78 選擇地址鎖存信號(hào) inclock 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 定制 LPM_ROM元件 圖 79 調(diào)入 ROM初始化數(shù)據(jù)文件并選擇在系統(tǒng)讀寫(xiě)功能 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 定制 LPM_ROM元件 圖 710 LPM_ROM設(shè)計(jì)完成 X康芯科技 【 例 73】 LIBRARY ieee。 printf(%d : %d。i1024。float s。 END。 3E : FE。 4 : F5。 2 : FC。 CONTENT BEGIN 0 : FF。 ADDRESS_RADIX = HEX。 宏功能模塊概述 X康芯科技 在 QuartusII中對(duì)宏功能模塊進(jìn)行例化 在 VerilogHDL和 VHDL中例化 使用端口和參數(shù)定義 使用端口和參數(shù)定義生成宏功能模塊 計(jì)數(shù)器 乘 累加器和乘 加法器 加法 /減法器 RAM 乘法器 移位寄存器 宏模塊應(yīng)用實(shí)例 X康芯科技 工作原理 f = f0 /64 圖 71 正弦信號(hào)發(fā)生器結(jié)構(gòu)框圖 宏模塊應(yīng)用實(shí)例 X康芯科技 定制初始化數(shù)據(jù)文件 1．建立 .mif格式文件 【 例 71】 WIDTH = 8。 ? 輸出文件 ： 宏功能模塊包裝文件中實(shí)體的 VHDL例化示例。 ? 輸出文件 ： VerilogHDL設(shè)計(jì)所用宏功能模塊包裝文件中模塊的空體或 blackbox申明，用于在使用 EDA 綜合工具時(shí)指定端口方向。 ? 輸出文件 .vhd ： 要在 VHDL設(shè)計(jì)中實(shí)例化的宏功能模塊包裝文件。 ? 輸出文件 .inc ： 宏功能模塊包裝文件中模塊的 AHDL包含文件。EDA 技術(shù)實(shí)用教程 第 6 章 宏功能模塊與 IP應(yīng)用 宏功能模塊概述 X康芯科技 算術(shù)組件 累加器、加法器、乘法器和 LPM算術(shù)函數(shù) 門(mén)電路 多路復(fù)用器和 LPM門(mén)函數(shù) I/O組件 時(shí)鐘數(shù)據(jù)恢復(fù) (CDR)、鎖相環(huán) (PLL)、雙數(shù)據(jù)速率(DDR)、千兆位收發(fā)器塊 (GXB)、 LVDS接收器和發(fā)送器、PLL重新配置和遠(yuǎn)程更新宏功能模塊 存儲(chǔ)器編譯器 FIFO Partitioner、 RAM和 ROM宏功能模塊 存儲(chǔ)組件 存儲(chǔ)器、移位寄存器宏模塊和 LPM存儲(chǔ)器函數(shù) 宏功能模塊概述 X康芯科技 知識(shí)產(chǎn)權(quán)核的應(yīng)用 AMPP程序 MegaCore函數(shù) OpenCore評(píng)估功能 OpenCore Plus硬件評(píng)估功能 宏功能模塊概述 X康芯科技 使用 MegaWizard PlugIn Manager 輸出文件 .bsf ： Block Editor中使用的宏功能模塊的符號(hào)（元件）。 ? 輸出文件 .cmp ： 組件申明文件。 ? 輸出文件 .tdf ： 要在 AHDL設(shè)計(jì)中實(shí)例化的宏功能模塊包裝文件。 ? 輸出文件 .v ： 要在 VerilogHDL設(shè)計(jì)中實(shí)例化的宏功能模塊包裝文件。 ? 輸出文件 ： 宏功能模塊包裝文件中子設(shè)計(jì)的 AHDL例化示例。 ? 輸出文件 ： 宏功能模塊包裝文件中模塊的 VerilogHDL例化示例。 DEPTH = 64。 DATA_RADIX = HEX。 1 : FE。 3
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1