【正文】 ）以及發(fā)射器超支誤差（toe）位來監(jiān)測發(fā)射器狀態(tài)。數(shù)據(jù)以最低有效位元（LSB）開頭，轉(zhuǎn)移出TXD腳發(fā)送。當(dāng)一個串行發(fā)射移位操作當(dāng)前沒有進(jìn)展時，發(fā)射移位寄存器自動從txdata寄存器上載入。 發(fā)射器的邏輯該UART的發(fā)射器包含一個7位，8位或9位的txdata控制寄存器和一個相應(yīng)的7位，8位或9位的發(fā)射移位寄存器。該UART的核使用邏輯0為標(biāo)志，邏輯1為空間0。大多數(shù)Altera的FPGA系列產(chǎn)品的輸入/輸出緩沖不符合RS232的電壓水平，如果由一個RS232連接器的信號來直接驅(qū)動，將有可能受到損害。 RS232接口該UART的核實現(xiàn)了RS232的異步傳輸和接收邏輯。見“計時器核心”篇章細(xì)節(jié)。該UART的核可用于連接直接存儲器（DMA）外設(shè)與AvalonMM流量控制來使連續(xù)數(shù)據(jù)傳輸自動化。該UART的核提供了一個活躍的中斷請求（IRQ）輸出，當(dāng)新的數(shù)據(jù)已收到或當(dāng)核心準(zhǔn)備傳輸另一字符時，可以要求一個中斷，進(jìn)一步的細(xì)節(jié)見820頁“中斷行為”。連接用戶接口包含6個16位的寄存器：控制，狀態(tài)，rxdata，txdata，除數(shù)，endofpacket。核提供了一個簡單的寄存器映射的Avalon存儲器映射（AvalonMM）的從屬接口，使AvalonMM的主控外設(shè)（如一個NiosII處理器）通過讀和寫控制寄存器和數(shù)據(jù)寄存器來簡單的與核溝通。核實行RS232協(xié)議計時，并提供可調(diào)波特率，奇偶，停止和數(shù)據(jù)位，以及可選RTS/CTS的流量控制信號。畢業(yè)設(shè)計外文資料翻譯學(xué) 院： 信息科學(xué)與工程學(xué)院 專 業(yè)： 電子科學(xué)與技術(shù) 姓 名： 康興華 學(xué) 號： 040704128 (用外文寫)外文出處： 填入英文資料名稱 附 件： ；。 指導(dǎo)教師評語： 簽名： 年 月 日附件1：外文資料翻譯譯文UART的核核的概況帶有Avalon接口的通用異步接收/發(fā)送器的核（UART的核）所執(zhí)行的方式是為了溝通一個系統(tǒng)內(nèi)置的Altera FPGA和外部設(shè)備之間的串行字符流。它的功能設(shè)置是可配置的，對于給定的系統(tǒng)，它允許設(shè)計者實現(xiàn)必要的功能。該UART的核是SOPC Builderready，并且可以輕松的集成到任何SOPC Builder產(chǎn)生的系統(tǒng)中，本章包含以下章節(jié)：■“功能描述”見82頁■“設(shè)備和工具支持”見84頁■“在SOPC Builder中對核實例化”見84頁■“硬件仿真考慮”見89頁■“軟件編程模型”見89頁1. 功能描述圖1 展示了UART核的分塊表注意圖及圖題的格式核有兩個用戶可見部分：■寄存器文件，它通過AvalonMM從屬端口來存取■RS232的信號，RXD，TXD，CTS和RTS AvalonMM從屬接口和寄存器該UART的核提供了一個AvalonMM從屬接口到內(nèi)部寄存器文件。一個主控外設(shè)，如一個NiosII處理器，可以使寄存器通過串行連接來控制核和傳輸數(shù)據(jù)。AvalonMM從屬端口有能力隨流量控制來轉(zhuǎn)移。比如，UART的核和存儲器之間。見“Avalon存儲器映射接口規(guī)格”內(nèi)容來了解AvalonMM接口細(xì)節(jié)。該UART的核通過TXD和RXD端口發(fā)送和接收串行數(shù)據(jù)。為了遵守RS232的電壓信號規(guī)格，在FPGA的I/O引腳與外部RS232連接器之間需要一個外部電平移動式緩沖（例如Maxim Max3237）。必要的話，F(xiàn)PGA里面的逆變器可以用來扭轉(zhuǎn)任何RS232信號的極性。AvalonMM主控外設(shè)通過AvalonMM從屬端口來寫入txdata控制寄存器。發(fā)射移位寄存器直接提供TXD輸出。這兩個寄存器提供雙重緩沖，當(dāng)先前被寫入的字符轉(zhuǎn)移出時，一個主控外設(shè)可以將一個新的數(shù)值寫入txdata寄存器。發(fā)射器邏輯自動插入RS232的規(guī)格要求的串行TXD數(shù)據(jù)流中開始，停止和奇偶位的正確數(shù)目。AvalonMM主控外設(shè)通過AvalonMM從屬端口來讀rxdata控制寄存器。這兩個寄存器提供雙重緩沖。主控外設(shè)通過讀狀態(tài)寄存器的讀就緒（rrdy），接收器超時誤差（roe），間隔檢測（brk），奇偶誤差率（pe），以及幀誤差（fe）位可以監(jiān)測接收器的狀態(tài)。在接收的數(shù)據(jù)中，接受器邏輯檢查四個特殊狀態(tài)（幀誤差，奇偶誤差，接受超時誤差，間隔），并設(shè)置相應(yīng)的狀態(tài)寄存器位（fe，pe，roe，brk）。內(nèi)部波特率時鐘是由一個時鐘分頻器產(chǎn)生的。如果在系統(tǒng)生成時間它不生效，那么除數(shù)值固定，波特率不能改變。3. 在SOPC Builder中對核實例化在硬件中對UART實例化為每個UART的核制造了至少有兩個輸入/輸出端口：一個RXD輸入，一個TXD輸出。設(shè)計者用MegaWizard接口在SOPC Builder為UART的核配置了硬件功能集合。 配置設(shè)置本節(jié)敘述配置設(shè)置。波特率可被兩種方式之一配置：■固定率：波特率固定在系統(tǒng)生成時間，且不能通過AvalonMM從屬端口改變。主控外設(shè)通過向除數(shù)寄存器中寫入新值來改變波特率。在沒有再生成的UART的核硬件情況下改變系統(tǒng)時鐘頻率將會導(dǎo)致不正確信號。該波特率選項提供了標(biāo)準(zhǔn)的預(yù)設(shè)值（例如，9600、57600、115200bps），或者你可以手動輸入任何波特率。波特率和除數(shù)值的關(guān)系如下：除數(shù)=int（（時鐘頻率）/（波特率）+）波特率=（時鐘頻率）/（除數(shù)+1）波特率可以通過軟件設(shè)置來改變。因為除數(shù)寄存器是可寫的，所以波特率可以通過向該寄存器寫入一個新值來改變。UART硬件實行一個常數(shù)（不可改變）波特率除數(shù)，并且系統(tǒng)產(chǎn)生后，值不可改變。從地址偏移4讀入產(chǎn)生了一個未定的結(jié)果。這些設(shè)置固定在系統(tǒng)生成的時候，它們不能通過寄存器文件改變。表1 數(shù)據(jù)位設(shè)置注意表題在表的上面設(shè)置允許值描述數(shù)據(jù)位7，8，9該設(shè)置決定了txdata，rxdata和endofpacket寄存器的寬度。奇偶校驗無，偶數(shù)，奇數(shù)該設(shè)置決定了UART傳輸字符時是否有奇偶校驗，UART是否希望收到的字符有奇偶校驗。奇偶設(shè)置當(dāng)奇偶設(shè)置