杭州電子科技大學(xué)20xx年eda技術(shù)與vhdl考試試題b卷-展示頁
2025-08-03 21:55本頁面
【正文】 。 5． A. 在Altera公司生產(chǎn)的器件中，MAX7000系列屬FPGA結(jié)構(gòu)。 基于SRAM的FPGA器件，在每次上電后必須進(jìn)行一次配置；D. FPGA是基于乘積項(xiàng)結(jié)構(gòu)的可編程邏輯器件；C. FPGA全稱為復(fù)雜可編程邏輯器件； B. A.綜合就是將電路的高級語言轉(zhuǎn)化成低級的，可與FPGA / CPLD的基本結(jié)構(gòu)相映射的網(wǎng)表文件；、面積、性能的要求，需要對綜合加以約束，稱為綜合約束；，并且這種映射關(guān)系是唯一的，即綜合結(jié)果是唯一的。2綜合是EDA設(shè)計(jì)流程的關(guān)鍵步驟，在下面對綜合的描述中，_________是錯(cuò)誤的。A .瘦IP 杭州電子科技大學(xué)2005年EDA技術(shù)與VHDL考試試題B卷 一、單項(xiàng)選擇題：（20分）1． IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位；提供用VHDL等硬件描述語言描述的功能塊，但不涉及實(shí)現(xiàn)該功能塊的具體電路的IP核為__________。 A. 綜合就是把抽象設(shè)計(jì)層次中的一種表示轉(zhuǎn)化成另一種表示的過程；B.3．大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，下列對FPGA結(jié)構(gòu)與工作原理的描述中，正確的
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1