【正文】 STOP鍵，調(diào)節(jié)示波器的時(shí)基，即可看到一個(gè)FSK的波形。實(shí)驗(yàn)步驟：，DDS模塊分別插到底板對(duì)應(yīng)的位置。除了F2 和“FSK 輸入端”有效外， 這種模式等同于單調(diào)模式?！癋SK 輸入端”為邏輯低時(shí)， 選擇F1 (頻率控制字1) ； 而“FSK 輸入端”為高時(shí)， 選擇F2 (頻率控制字2)。單調(diào)模式下用戶控制信號(hào)的輸出頻率(精度是48 位)、輸出幅度(精度是12 位)、輸出相位(14 位精度) ， 這些參數(shù)可通過字節(jié)率為100MHz 的8 位并行或字節(jié)率為10MHz 的串行編程接口改變。算出十進(jìn)制數(shù)， 要四舍五入成整數(shù)， 然后轉(zhuǎn)化為二進(jìn)制數(shù)。用戶要得到所需的輸出信號(hào)， 必須編程28 個(gè)寄存器中的一些或全部。加電或復(fù)位后的默認(rèn)值定義一個(gè)安全的無輸出狀態(tài)， 產(chǎn)生一個(gè)0Hz、0 相位的輸出信號(hào)?！D9852 工作模式及實(shí)驗(yàn) AD9852 有五種可編程工作模式。8 位減計(jì)數(shù)初值和輸出幅度過渡時(shí)間的關(guān)系為(N + 1)(系統(tǒng)時(shí)鐘周期212)其中N 是8 位計(jì)數(shù)的初值， 范圍5～ 28。最大輸出幅度是RSET電阻器的函數(shù)，不能編程。12 位計(jì)數(shù)器的輸出接到12 位數(shù)字乘法器，數(shù)字乘法器的輸入值是全“0”時(shí)，輸入信號(hào)乘以0，產(chǎn)生零幅度；數(shù)字乘法器全“1”輸入時(shí)，輸入信號(hào)乘以1，是滿幅度。變量是一個(gè)可編程8 位斜率計(jì)數(shù)器， 這是一個(gè)工作于系統(tǒng)時(shí)鐘的減法計(jì)數(shù)器， 每當(dāng)計(jì)數(shù)到零時(shí)輸出一個(gè)脈沖，該脈沖傳給一個(gè)12 位計(jì)數(shù)器。由內(nèi)部自動(dòng)進(jìn)行時(shí)， 如果“Shaped keying”端是高電平，輸出幅度線性增大到滿幅度，并且一直保持到“Shaped keying”端變?yōu)榈碗娖綍r(shí)， 又線性降到零幅度。更新脈沖的周期為(N + 1) (系統(tǒng)時(shí)鐘周期2)其中N 是用戶所編程的32 位二進(jìn)制值。更新時(shí)鐘產(chǎn)生器是一個(gè)工作在1/2系統(tǒng)時(shí)鐘的32 位減法計(jì)數(shù)器， 從32 位二進(jìn)制值(用戶編程) 開始減計(jì)數(shù)。用戶提供更新時(shí)鐘，易使編程與更新時(shí)鐘同步，可以防止因數(shù)據(jù)建立和保持時(shí)間的原因而出現(xiàn)的編程信息傳輸錯(cuò)亂。. 6　內(nèi)部和外部更新時(shí)鐘用戶編程的控制數(shù)據(jù)放在緩沖寄存器里， 要使緩沖寄存器里的數(shù)據(jù)傳送到DDS 運(yùn)行核心， 需要一個(gè)更新時(shí)鐘信號(hào)。通過設(shè)置相應(yīng)的控制位， 反辛格函數(shù)濾波器和參考時(shí)鐘倍頻器可以跳過不用， 能明顯減小功耗。. 5降低功耗功能AD9852 是一種大規(guī)模集成電路， 功耗比較大， 特別是系統(tǒng)時(shí)鐘比較高時(shí)。要獲得最佳的相位噪聲性能， 參考時(shí)鐘倍頻器應(yīng)跳過。利用這個(gè)功能用戶最低輸入10MHz的時(shí)鐘便可產(chǎn)生200MHz的內(nèi)部系統(tǒng)時(shí)鐘。濾波器之后有一個(gè)數(shù)字乘法器， 可進(jìn)行幅度控制、幅度調(diào)制和幅度整形。要得到最佳SFDR， 兩個(gè)數(shù)模變換器的輸出應(yīng)接相等負(fù)載， 特別是輸出頻率很高時(shí)， 這時(shí)諧波失真更顯著。電阻值RSET= 39. 93/Iout， Iout的單位是安培。這是一個(gè)電流輸出的數(shù)模變換器， 最大輸出電流為20mA。寬帶和窄帶的SFDR 都很好，工作溫度范圍40～+85℃。48 位頻率控制字， ； 參考時(shí)鐘可倍頻4～ 20倍，可省去用戶產(chǎn)生200MHz 時(shí)鐘；3ps的超高速比較器，可把輸出變成方波，可以改變占空比，用于高速時(shí)鐘。最高系統(tǒng)時(shí)鐘200MHz， 參考時(shí)鐘可單端輸入也可差分輸入。能產(chǎn)生高穩(wěn)定的頻率、相位、幅度可編程控制的信號(hào)。J4為模塊上的散熱風(fēng)扇的電源接口，該風(fēng)扇為+5V供電，J4的左邊為電源的負(fù)極，右邊為電源的正極。測(cè)試端子J17為即模塊的模擬地，方便測(cè)量。SMA座J27為AD9852內(nèi)部余弦DAC經(jīng)過濾波器后的輸出。SMA座J24為AD9852內(nèi)部高速比較器的反向輸入端（V）。SMA座J22為AD9852的SHAPED_KEYING數(shù)據(jù)控制信號(hào)輸入，輸出端口，協(xié)助AD9852完成通斷整形鍵控功能，具體用法見各個(gè)實(shí)驗(yàn)。，輸出端口，此端口可輸入輸出AD9852的更新時(shí)鐘。單刀雙擲開關(guān)J11為AD9852的編程模式選擇開關(guān)，當(dāng)置于”P”時(shí)，AD9852采用并行模式編程，當(dāng)置于”S”時(shí)，AD9852采用串行模式編程。：圖 4．11 RAM_ROM模塊RAM_ROM模塊中包含一片64K*16的SRAM IDT71V016，可以通過在FPGA內(nèi)部生成SRAM控制器來實(shí)現(xiàn)對(duì)SRAM的讀寫，模塊中還包含一片符合I2C通信標(biāo)準(zhǔn)的EEPROM 24C16，可以通過在FPGA內(nèi)部實(shí)現(xiàn)I2C總線協(xié)議控制器完成對(duì)EEPROM的讀寫。JP5為DA芯片參考電壓選擇開關(guān)，當(dāng)JP5置于“”時(shí)，DA芯片內(nèi)部的參考電壓產(chǎn)生電路為DA提供穩(wěn)定的參考電壓，當(dāng)JP5置于“O”時(shí)，DA芯片的參考電壓由j29提供。J14為電壓跟隨器AD8055的輸出及AD9225的輸入。SMA座J8_1的輸入信號(hào)直接進(jìn)入ad8055組成的電壓跟隨器，這樣方便用戶自行設(shè)計(jì)AD的前級(jí)輸入電路。SMA座P1是未經(jīng)前級(jí)處理的信號(hào)輸入端，該信號(hào)經(jīng)過由NE5532組成的兩級(jí)有源低通濾波器和電位抬升電路進(jìn)入由AD8055組成的電壓跟隨器最后送入AD9225，這里有源低通濾波器的理論截止頻率為1M，因此輸入信號(hào)必須小于1M。J13為模塊的5V供電選擇開關(guān)，當(dāng)開關(guān)置于“MB”時(shí)，模塊由實(shí)驗(yàn)箱的底板供電，當(dāng)置于“O”時(shí)，模塊由外部電源經(jīng)過外部＋5V輸入端子③供電。：圖 ：J15為模塊的＋5V供電選擇開關(guān)，當(dāng)開關(guān)置于“MB”時(shí)，模塊由實(shí)驗(yàn)箱的底板供電，當(dāng)置于“O”時(shí)，模塊由外部電源經(jīng)過外部＋5V輸入端子①供電。MCU主要通過兩排擴(kuò)展接口通過底板與其他模塊建立連接關(guān)系。在調(diào)試過程中一般只加載FPGA進(jìn)行調(diào)試就夠了，考慮到PROM的使用壽命有限，最好在設(shè)計(jì)通過后再加載PROM。在串行主模式時(shí)，系統(tǒng)在上電時(shí)自動(dòng)將PROM中的內(nèi)容加載到FPGA中，如果加載成功在撥碼開關(guān)旁的加載指示燈會(huì)快速熄滅，此種模式一般是在工程調(diào)試通過以后為了使FPGA小系統(tǒng)能夠脫機(jī)工作才使用。FPGA模塊通過下載電纜與計(jì)算機(jī)進(jìn)行連接，下載配置FPGA和PROM。FPGA的I/O引腳通過4個(gè)40腳的雙排針引出，雙排針的各個(gè)引腳與FPGA引腳的對(duì)應(yīng)關(guān)系在FPGA模塊電路板的正面已經(jīng)詳細(xì)標(biāo)出以供參考。各個(gè)音調(diào)的頻率請(qǐng)參閱表1。J101為音頻接口，可以接音箱或耳機(jī)。通過計(jì)數(shù)器對(duì)時(shí)鐘進(jìn)行不同分頻比的分頻，產(chǎn)生不同音階的信號(hào)。每個(gè)按鈕均接入上拉電阻，默認(rèn)狀態(tài)為“1”，按下狀態(tài)為“0”。其中W2用來調(diào)節(jié)液晶顯示的對(duì)比度。此模塊有一套控制命令，通過寫入命令，可以實(shí)現(xiàn)對(duì)模塊打開/關(guān)閉顯示、功能設(shè)置、模式設(shè)置、讀/寫等操作，關(guān)于此液晶模塊使用的詳細(xì)內(nèi)容見光盤上LCD模塊的使用說明。 LCD顯示電子技術(shù)綜合實(shí)驗(yàn)箱底板上可以接入一個(gè)液晶顯示模塊，其規(guī)格為：128*64的點(diǎn)陣液晶。VGA接口只需使用其中的5個(gè)引腳，其中行、幀同步信號(hào)直接由FGPA輸出；紅、綠、蘭三色信號(hào)使用FPGA上8個(gè)引腳輸出8位數(shù)據(jù)，其中紅色2位、綠色和藍(lán)色各3位，經(jīng)由電阻網(wǎng)絡(luò)D/A變換后輸出值接顯示器，具有256種顏色。圖 VGA接口實(shí)驗(yàn)箱上提供一個(gè)VGA接口，可以使用其驅(qū)動(dòng)CRT或液晶顯示器。由于RS232接口采用+3V—+15V表示邏輯“0”，3V—15V表示邏輯“1”，因此實(shí)驗(yàn)箱上應(yīng)用MAX202電平轉(zhuǎn)換電路將其轉(zhuǎn)換為數(shù)字邏輯電平?？捎肍PGA實(shí)現(xiàn)對(duì)鍵盤和鼠標(biāo)的驅(qū)動(dòng)。：圖 PS/2鍵盤及鼠標(biāo)接口實(shí)驗(yàn)箱上提供兩個(gè)PS/2接口，可同時(shí)接入鍵盤和鼠標(biāo)。能充分滿足教學(xué)、學(xué)習(xí)、競賽與研究的需要。本系統(tǒng)所使用的軟件均可以從網(wǎng)上獲得，安裝過程詳見其使用說明。在調(diào)試單片機(jī)時(shí)將配件中的串口線一頭接入計(jì)算機(jī)的串口，另一頭接入MCU模塊的串口。在系統(tǒng)未上電時(shí)連接FPGA模塊、MCU模塊的下載電纜。開發(fā)工程師可使用VHDL語言、Verilog語言、原理圖或方程式，結(jié)合Xilinx集成開發(fā)環(huán)境開發(fā)FPGA的應(yīng)用，使用C語言或匯編語言開發(fā)單片機(jī)應(yīng)用程序。電子技術(shù)綜合實(shí)驗(yàn)箱目 錄一、系統(tǒng)簡介 1二、配置 2三、軟、硬件安裝 2四、系統(tǒng)功能介紹 4五、MCU單片機(jī)小系統(tǒng)詳述 22六、 36七、電子技術(shù)綜合實(shí)驗(yàn)箱實(shí)驗(yàn)項(xiàng)目簡介 48實(shí)驗(yàn)一、流水燈控制實(shí)驗(yàn) 48實(shí)驗(yàn)二、數(shù)碼管顯示實(shí)驗(yàn) 50實(shí)驗(yàn)三、液晶顯示實(shí)驗(yàn) 52實(shí)驗(yàn)四、串行A/D實(shí)驗(yàn) 53實(shí)驗(yàn)五、串行D/A實(shí)驗(yàn) 54實(shí)驗(yàn)六、232通訊實(shí)驗(yàn) 55實(shí)驗(yàn)七、鼠標(biāo)鍵盤驅(qū)動(dòng)及VGA顯示實(shí)驗(yàn) 57實(shí)驗(yàn)八：簡易電子琴實(shí)驗(yàn) 61實(shí)驗(yàn)九：音樂回放實(shí)驗(yàn) 62實(shí)驗(yàn)十：等精度頻率計(jì)實(shí)驗(yàn) 62實(shí)驗(yàn)十一：DDS實(shí)驗(yàn) 64實(shí)驗(yàn)十一：擴(kuò)展部分實(shí)驗(yàn)（只提供方案） 66實(shí)驗(yàn)一、數(shù)字存儲(chǔ)示波器 66實(shí)驗(yàn)二、頻譜分析儀 68八、 73電子技術(shù)綜合實(shí)驗(yàn)箱使用說明書一、系統(tǒng)簡介電子技術(shù)綜合實(shí)驗(yàn)箱是由長沙鑫三知科教設(shè)備有限公司研發(fā)的，以單片機(jī)與FPGA為核心的綜合實(shí)驗(yàn)系統(tǒng)。主要適用于各高校參加全國大學(xué)電子競賽的賽前輔導(dǎo)，以及本科生的單片機(jī)與FPGA的入門級(jí)教學(xué)，同時(shí)該實(shí)驗(yàn)系統(tǒng)也可作為研究生、中小企業(yè)的電子工程師等使用者的開發(fā)平臺(tái)和輔助培訓(xùn)工具。二、配置 基本配置★ 1. 5V、★ 2. 40萬門SpartanⅢ XC3S400 FPGA★ 3. 支持JTAG、Slave Serial、Select MAP等多種加載模式★ 4. 支持FPGA EEPROM配置，EEPROM芯片為XCF02S★ 5. 內(nèi)置50MHZ晶振，滿足高速設(shè)計(jì)要求★ 6. 以STC89c58RD+為核心的單片機(jī)最小系統(tǒng)★ 7. 高速AD/DA模塊★ 8. 支持標(biāo)準(zhǔn)RS232串行接口★ 9. PS2鍵盤接口、PS2鼠標(biāo)接口，支持3D、4D滾輪鼠標(biāo)★ 10. VGA監(jiān)視器接口，支持800600、16001200或自定義分辨率★ 11. 12864點(diǎn)陣LCD顯示（可選） 可選配置 ★ 12. 大容量高速SRAM模塊，容量128KB★ 13. 直接數(shù)字合成DDS模塊★ 14. 語音處理模塊三、軟、硬件安裝 開發(fā)套件內(nèi)容★ 電子技術(shù)綜合實(shí)驗(yàn)箱；★ FPGA下載線；★ 串口電纜；★ 用戶手冊(cè)(含原理圖和元器件清單)；★ CDROM（、Keilc5ISPlay （數(shù)據(jù)手冊(cè)）； 電子技術(shù)綜合實(shí)驗(yàn)箱各模塊基本配置：◎ 底板：★ +12V、12V、5V、5V、★ VGA顯示接口★ PS2鼠標(biāo)、鍵盤接口★ RS232串行通信接口★ 音頻輸入/輸出接口★ LCD接口★ 2個(gè)獨(dú)立按鍵★ 8個(gè)發(fā)光二極管★ 電源指示燈★ 各模塊插座◎ FPGA模塊：★ SpartanⅢ XC3S400 40萬門FPGA★ XCF02S（2Mbit）Configuration PROM★ 、★ 內(nèi)置Jtag下載電路★ 電源指示★ 內(nèi)/外部電源切換開關(guān)◎ MCU模塊：★ 51系列核心單片機(jī)，與多款型號(hào)兼容★ 地址、數(shù)據(jù)、中斷等多種擴(kuò)展接口★ 內(nèi)置ISP下載電路★ 8個(gè)7段數(shù)碼管★ 128*64點(diǎn)陣液晶★ 4行4列按鍵★ 32K靜態(tài)SRAM★ TLC549 AD芯片★ TLV5618 DA芯片★ ； 硬件安裝 圖 硬件安裝示意圖硬件的安裝過程非常簡單，將各模塊插到對(duì)應(yīng)的位置。在調(diào)試FPGA時(shí)將配件中的FPGA下載電纜一頭接入計(jì)算機(jī)的并口，另一頭接入FPGA模塊的JTAG下載接口。 至此，硬件安裝完畢，下面就可以下載配置進(jìn)行調(diào)試了。四、系統(tǒng)功能介紹電子技術(shù)綜合實(shí)驗(yàn)箱采用了模塊化的設(shè)計(jì)方法，將各功能設(shè)計(jì)成獨(dú)立的模塊可以充分利用FPGA和MCU的資源，利用各模塊的不同組合可以輕松實(shí)現(xiàn)多種實(shí)驗(yàn)項(xiàng)目。 電源實(shí)驗(yàn)箱采用直流+12V、12V、5V電源供電，、。PS/，其中數(shù)據(jù)信號(hào)線和時(shí)鐘信號(hào)線與FPGA芯片相連。圖 RS232串行通信實(shí)驗(yàn)箱上有一個(gè)標(biāo)準(zhǔn)的9針RS232接口，只使用了其中的“引腳2—RxD”和“引腳3—TxD兩根信號(hào)線，與RS232雙線通信協(xié)議兼容。其中MAX202的11腳和12腳接FPGA。通過對(duì)硬件進(jìn)行編程，輸出標(biāo)準(zhǔn)的VGA信號(hào)（紅、綠、蘭三色信號(hào)和行、幀同步信號(hào)）至顯示器，驅(qū)動(dòng)其顯示圖像信號(hào)。圖 有關(guān)顯示接口信號(hào)的硬件編程，請(qǐng)參閱電視機(jī)顯示原理及實(shí)驗(yàn)例程。模塊沒有硬件字庫，可通過軟件編程方式實(shí)現(xiàn)英文、漢字和圖形的顯示。硬件連接關(guān)系如圖 所示。液晶各信號(hào)引腳接于FPGA引腳上.圖 ，其標(biāo)號(hào)為KEY1KEY2，直接接入FPGA的I/O引腳。圖 音頻接口可實(shí)現(xiàn)音頻信號(hào)的輸出。可通過按鍵控制音階，演奏簡單的曲子，或者將曲譜存儲(chǔ)在SRAM中，進(jìn)行自動(dòng)演奏。FPGA送出的音調(diào)信號(hào)經(jīng)過放大送到音頻接口，具體電路結(jié)構(gòu)如圖10所示。 FPGA模塊 擴(kuò)展接口FPGA模塊板上有一塊50MHz的有源晶體接入GCK0作為FPGA的工作時(shí)鐘。同時(shí)FPGA模塊與其他模塊的連接關(guān)系在單個(gè)模塊中已經(jīng)說明。配置方式有兩種，可使用串行主模式或JTAG方式，加載方式的選擇可通過一個(gè)4位的撥碼開關(guān)來實(shí)現(xiàn)。在JTAG模式下FPGA和PROM的加載是通過計(jì)算機(jī)來完成的，此種模式一般是在工程調(diào)試過程中反復(fù)驗(yàn)證設(shè)計(jì)時(shí)采用。撥碼開關(guān)配置表 表 MCU模塊在此僅就MCU模塊與電子技術(shù)綜合實(shí)驗(yàn)箱底板的連接關(guān)系及其信號(hào)定義進(jìn)行簡單介紹，單MCU模塊的詳細(xì)介紹將在第七部分進(jìn)行。4．10 AD/DA模塊電子技術(shù)綜合實(shí)驗(yàn)箱加入了高速的模數(shù)與數(shù)模轉(zhuǎn)換模塊，模塊上包含一路模數(shù)轉(zhuǎn)換器和一路數(shù)模轉(zhuǎn)換轉(zhuǎn)換器，精度均為12位，模數(shù)轉(zhuǎn)換速度為25MSPS，數(shù)模轉(zhuǎn)換速度為100MSPS，非常適合于各種高速數(shù)據(jù)的采集。J16為模塊的＋，當(dāng)開關(guān)置于“MB”時(shí)，模塊由實(shí)驗(yàn)箱的底板供電，當(dāng)置于“O”時(shí)，模塊