最新siwave在單板pi設(shè)計中的應(yīng)用-展示頁
2025-07-09 02:50本頁面
【正文】 1－3 電容等效電路由串聯(lián)諧振回路的諧振頻率計算公式可知：自諧振頻率 ，CLSRF???2 去耦、濾波電容的選擇在電源完整性設(shè)計中，我們要解決的主要是高頻噪聲，要求去耦電容具有良好的高頻濾波特性和非常小的等效電感、等效電阻。其曲線如圖 1－4。圖 12 電容、平面濾波的頻率特性 濾波電容特性在頻率很高時，電容不能再被當(dāng)作一個理想的電容看，而應(yīng)該充分考慮到它的寄生參數(shù)效應(yīng)，通常電容的寄生參數(shù)為 ESR,ESL，其等效電路如圖 1－3。實際設(shè)計中我們可以通過規(guī)定最大的電壓和電源變化范圍來確定我們希望達(dá)到的目標(biāo)阻抗，然后，通過調(diào)整電路中的相關(guān)因素使電源系統(tǒng)各部分的阻抗（與頻率有關(guān)）去逼近目標(biāo)阻抗。圖 1－1 PCB 等效模型 電源分配系統(tǒng)電源完整性設(shè)計是一件十分復(fù)雜的事情，但是如何控制電源系統(tǒng)（電源和地平面）之間阻抗是設(shè)計的關(guān)鍵。從表現(xiàn)形式上來看又可以分為三類：同步開關(guān)噪聲（SSN） ，地彈（Ground bounce）現(xiàn)象也可歸于此類（圖 1a） ；非理想電源阻抗影響（圖1b） ；諧振及邊緣效應(yīng)（圖 1c） 。隨著頻率的增加，電源阻抗是不斷變化的，尤其是在并聯(lián)諧振效應(yīng)顯著的時候，電源阻抗也隨之明顯增加。 電源地平面的諧振特性在高頻時，由于分布電感 ESL 的影響，電源、地平面相當(dāng)于一個諧振腔，具有諧振特性。EMI 在很大程度上和電源、地設(shè)計有關(guān)，因為電源完整性問題就其根本原理而言就是一個較為復(fù)雜的電路與電磁場相互影響的問題。低的電源、地噪聲也直接影響到對 EMI 的控制。將芯片工作電源、地作為一個端口，如果該電源目標(biāo)阻抗越小，則從噪聲源耦合到電源分配系統(tǒng)的噪聲也就越小。例如，地反彈噪聲太大、去耦電容的設(shè)計不合適、回路影響很嚴(yán)重、多電源/地平面的分割不好、地層設(shè)計不合理、電流不均勻等等。電源完整性同樣直接影響最終 PCB 板的信號完整性。大量器件同時開關(guān)所需要的瞬時電流會引起電源和地平面上的電壓波動，我們稱之為SSN，或者 DeltaI 噪聲或者電源/地彈（Ground bounce） 。當(dāng)這種噪聲大到一定程度時，會影響集成電路的功能和性能。PI 即電源完整性的提出，正是源于當(dāng)不考慮電源的影響下基于布線和器件模型而進(jìn)行 SI 分析時所帶來的巨大誤差。SIWAVE 在單板 PI 設(shè)計中的應(yīng)用 目 錄目 錄 .........................................................................................................................................2第一章 概 述 ...........................................................................................................................3第二章 電源完整性設(shè)計流程 .................................................................................................20第三章 電源阻抗設(shè)計 .............................................................................................................22第四章 文件格式轉(zhuǎn)換 .............................................................................................................23第五章 仿真前預(yù)處理 .............................................................................................................25第六章 諧振模式仿真 ............................................................................................................31第七章 頻率掃描（AC SWEEP） ..........................................................................................40第八章 SYZ 參數(shù) 仿真 .............................................................................................................44第九章 SPICE 參數(shù)提取 ..........................................................................................................49第一章 概 述 概述在電路設(shè)計中，一般我們只關(guān)心信號的質(zhì)量問題，加上仿真分析軟件的局限性，往往局限在信號線上進(jìn)行 SI 仿真研究，而把電源和地當(dāng)成理想的也就是一個完整的參考平面來進(jìn)行仿真計算的。在速度不高的情況下這樣簡化分析的誤差可能不是很大，但在高速設(shè)計中，這種嚴(yán)重脫離了 PCB 的實際情況的簡化分析，會使仿真出來的數(shù)據(jù)與實際相差甚遠(yuǎn)。 隨著信號傳輸速度的增加以及設(shè)計的愈加復(fù)雜性，多種電源和多種地需要同時使用，再加上各種過孔和插件元器件的影響，使完整的地電層沒有可能存在，使得地電平面被分割而成為有缺陷的平面，由此可能會產(chǎn)生感應(yīng)噪聲。這種噪聲是指 DeltaI、地彈或瞬態(tài)開關(guān)噪聲。由于電源/地系統(tǒng)提供的非理想回流路徑，SSN 將減慢信號傳輸速度。電源、地平面在供電的同時也給信號線提供參考回路，直接決定回流路徑，從而影響信號的完整性；電源完整性和信號完整性二者是密切關(guān)聯(lián)的，而且很多情況下，影響信號畸變的主要原因是電源系統(tǒng)。良好的地電平面設(shè)計正是電源完整性設(shè)計所涉及的內(nèi)容，通常通過設(shè)計合適的電源目標(biāo)阻抗來實現(xiàn)。所以通過調(diào)整PCB 疊層，電源、地的合理分割、去耦電容容量的選取以及位置的擺放等等措施來調(diào)整目標(biāo)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1