【正文】 1Min/100℃/High 鍵，然后按▲/+1 鍵“2”次；選擇 10Sec/10℃/Middle 鍵，然后按 ▲/+1 鍵“5”次；選擇 1Sec/1℃/Low 鍵，然后按 ▲/+1 鍵“9”次。當(dāng)按下 時(shí)間設(shè)置 按鍵時(shí)，四個(gè)2按鍵分別表示設(shè)置定時(shí)時(shí)間的分、秒的十位和個(gè)位的數(shù)字；當(dāng)按下 溫度設(shè)定 按鍵時(shí)，后面三個(gè)按鍵分別表示設(shè)定最高溫度的百位、十位、個(gè)位；當(dāng)按下 火力設(shè)定 按鍵時(shí)，后面三個(gè)按鍵分別表示火力檔位的高、中、低三個(gè)檔位。測(cè)試 ：在待機(jī)狀態(tài)下按下此鍵，則數(shù)碼管和發(fā)光二極管全亮、全滅交替閃爍。采用Cyclone II 芯片 EP2C35F672C8 作為控制芯片，16 個(gè)按鍵組成的 4*4 矩陣鍵盤(pán)，每個(gè)按鍵代表的功能如圖 所示，8 個(gè) LED 作為 8 個(gè)狀態(tài)提示指示燈， 4 位LED 數(shù)碼管顯示加熱倒計(jì)時(shí)，3 位 LED 數(shù)碼管顯示當(dāng)前溫度值，1 位 LED 數(shù)碼管顯示當(dāng)前火力檔位。2第三章 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)總體設(shè)計(jì)方案根據(jù)題目要求，該系統(tǒng)控制部分以 FPGA 芯片為核心，實(shí)現(xiàn)時(shí)間設(shè)置、溫度設(shè)定、火力選擇、音效響應(yīng)提示、LED 數(shù)碼管顯示等，在硬件組成上，涉及到電源供電、按鍵輸入、LED 數(shù)碼管顯示、指示燈提示等。此外，Quartus II 軟件為設(shè)計(jì)流程的每個(gè)階段提供了 Quartus II 圖形用戶(hù)界面、EDA 工具界面以及命令行界面。Quartus II 軟件含有 FPGA 核 CPLD 設(shè)計(jì)所有階段的解決方案，其設(shè)計(jì)流程包含設(shè)計(jì)輸入、綜合、布局布線、時(shí)序分析、仿真、編程和配置等步驟，其中的布局布線還包括功耗分析、調(diào)試、工程更改管理幾個(gè)部分。HardCopy Stratix 結(jié)構(gòu)化 ASIC 提供了比 Stratix FPGA 平均高 50%的性能，進(jìn)步一步加強(qiáng)了 Stratix III 器件系列 65nm 性能的領(lǐng)先性。提供并行開(kāi)發(fā) FPGA 和結(jié)構(gòu)化 ASICQuartus II 軟件能夠提供 FPGA 設(shè)計(jì)和結(jié)構(gòu)化 ASIC 設(shè)計(jì)之間的無(wú)縫移植。最新的增量式設(shè)計(jì)編輯器和編譯技術(shù)給設(shè)計(jì)人員提供了布局布線后設(shè)計(jì)更改的最佳支持。實(shí)現(xiàn)后期設(shè)計(jì)更改的同時(shí)保持性能可編程邏輯設(shè)計(jì)軟件的一個(gè)傳統(tǒng)困難是；當(dāng)引入后期設(shè)計(jì)更改的時(shí)候，如何保持設(shè)計(jì)的性能。時(shí)序優(yōu)化顧問(wèn)工具在 Quartus II 軟2件內(nèi)給設(shè)計(jì)人員提供了一個(gè)虛擬的現(xiàn)場(chǎng)應(yīng)用工程師。當(dāng)設(shè)計(jì)人員進(jìn)一步需要更好的編譯結(jié)果時(shí)，Quartus II 軟件提供了一些高級(jí)工具，可以輕松地實(shí)現(xiàn)優(yōu)化設(shè)計(jì)。Quartus II 軟件的時(shí)序逼近流程由于其包含了內(nèi)置物理綜合工具以及豐富的圖形分析和編輯工具，提供了強(qiáng)大的交互探測(cè)能力，具有極大的吸引力。Quartus II 物理綜合選項(xiàng)應(yīng)用在編譯的布局布線階段，而與采用何種綜合工具無(wú)關(guān)。它集合了 Altera 的全部 CPLD/FPGA 器件的硬件開(kāi)發(fā)功能，同時(shí)也可以實(shí)現(xiàn)系統(tǒng)級(jí)設(shè)計(jì)、綜合、仿真、約束等功能，還具有在線測(cè)試功能。 由于 VHDL 語(yǔ)言是一種描述、模擬、綜合、優(yōu)化和布線的標(biāo)準(zhǔn)硬件描述語(yǔ)言，因此它可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間方便地進(jìn)行交流和共享，從而減小硬件電路設(shè)計(jì)的工作量，縮短開(kāi)發(fā)周期。在設(shè)計(jì)過(guò)程中，設(shè)計(jì)人員可以建立各種可再次利用的模塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門(mén)級(jí)電路開(kāi)始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加。當(dāng)硬件電路的設(shè)計(jì)描述完成以后，VHDL 語(yǔ)言允許2采用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)。 (4) VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān) 采用 VHDL 語(yǔ)言描述硬件電路時(shí)，設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。VHDL 語(yǔ)言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類(lèi)型，也支持用戶(hù)定義的數(shù)據(jù)類(lèi)型，這樣便會(huì)給硬件描述帶來(lái)較大的自由度。同時(shí)，VHDL 語(yǔ)言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。VHDL 語(yǔ)言設(shè)計(jì)方法靈活多樣，既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法；既支持模塊化設(shè)計(jì)方法，也支持層次化設(shè)計(jì)方法。同時(shí), 它還具有多層次的電路設(shè)計(jì)描述功能。VHDL 語(yǔ)言能夠成為標(biāo)準(zhǔn)化的硬件描述語(yǔ)言并獲得廣泛應(yīng)用，它自身必然具有很多其他硬件描述語(yǔ)言所不具備的優(yōu)點(diǎn)。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。除了含有許多具有硬件特征的語(yǔ)句外，VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類(lèi)似于一2般的計(jì)算機(jī)高級(jí)語(yǔ)言。1987 年底，VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開(kāi)發(fā)是在普通的 FPGA 上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類(lèi)似于 ASIC 的芯片上。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來(lái)改正程序中的錯(cuò)誤和更便宜的造價(jià)。一個(gè)出廠后的成品 FPGA 的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所以 FPGA 可以完成所需要的邏輯功能。在大多數(shù)的 FPGA 里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。目前以硬件描述語(yǔ)言（Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。2第二章 關(guān)鍵技術(shù)簡(jiǎn)介 FPGA 簡(jiǎn)介FPGA（Field－Programmable Gate Array ），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、 GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。在烹飪過(guò)程中，能通過(guò)數(shù)碼管顯示或者指示燈提示知道食物的成熟度，可以智能控制。本系統(tǒng)控制部分以 FPGA 芯片為核心，通過(guò)功能按鍵設(shè)置和手動(dòng)數(shù)據(jù)輸入，完成不同功能時(shí)自動(dòng)以預(yù)置方案或者自定義方案加熱。該控制器具有系統(tǒng)復(fù)位、狀態(tài)控制、時(shí)間設(shè)定、火力檔位選擇、烹飪計(jì)時(shí)、溫度控制、顯示譯碼和音效提示等功能，基于 FPGA 芯片實(shí)現(xiàn)。. 設(shè)計(jì)的目的和意義目前大部分微波爐控制器采用單片機(jī)進(jìn)行設(shè)計(jì)，電路比較復(fù)雜，性能不夠靈活。? 音響效應(yīng)提示直接外接一個(gè)蜂鳴器，同時(shí)用一個(gè)指示燈提示。? 可以根據(jù)需要設(shè)置烹調(diào)最高溫度值，系統(tǒng)最高的烹調(diào)溫度為 999℃；開(kāi)始烹調(diào)后，能夠顯示系統(tǒng)當(dāng)前溫度值。. 課題的內(nèi)容和要求本課題是基于 FPGA 的微波爐控制器設(shè)計(jì)，即設(shè)計(jì)一個(gè)具備定時(shí)、溫控、信息顯示和音響效應(yīng)提示功能的微波爐控制器，實(shí)現(xiàn)一些功能：? 該微波爐控制器能夠在任意時(shí)刻取消當(dāng)前工作，復(fù)位為初始狀態(tài)。不僅在節(jié)能方面未做過(guò)多考慮，使用者還需要經(jīng)常翻看使用說(shuō)明書(shū)才能完成操作過(guò)程。隨著控制技術(shù)和智能技術(shù)的發(fā)展，微波爐也向著智能化、信息化發(fā)展。該系統(tǒng)具有系統(tǒng)復(fù)位、時(shí)間設(shè)定、烹飪計(jì)時(shí)、溫度控制和音效提示等功能，在 FPGA 上實(shí)現(xiàn)。目前大部分微波爐控制器采用單片機(jī)進(jìn)行設(shè)計(jì)，電路比較復(fù)雜，性能不夠靈活。它省時(shí)、省電、方便和衛(wèi)生。2微波爐智能控制系統(tǒng)設(shè)置畢業(yè)論文目 錄緒論第一章 課題的設(shè)計(jì) 任務(wù)的提出 課題的內(nèi)容和要求 設(shè)計(jì)的目的和意義第二章 關(guān)鍵技術(shù)簡(jiǎn)介 FPGA 簡(jiǎn)介 VHDL 語(yǔ)言概述 Quartus II 開(kāi)發(fā)系統(tǒng)簡(jiǎn)介第三章 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)總體設(shè)計(jì)方案 系統(tǒng)功能模塊描述 輸入模塊 控制模塊 顯示模塊 系統(tǒng)的工作流程第四章 硬件系統(tǒng)設(shè)計(jì) 輸入模塊設(shè)計(jì) 鍵盤(pán)掃描 鍵盤(pán)譯碼 輸入模塊的實(shí)現(xiàn) 控制模塊的設(shè)計(jì) 狀態(tài)轉(zhuǎn)換控制 數(shù)據(jù)裝載 烹飪計(jì)時(shí) 溫度控制 控制模塊的實(shí)現(xiàn) 顯示模塊的實(shí)現(xiàn)第五章 軟件系統(tǒng)設(shè)計(jì) 輸入模塊仿真 狀態(tài)轉(zhuǎn)換器仿真 數(shù)據(jù)裝載器仿真 烹飪計(jì)時(shí)器仿真 顯示譯碼器仿真第六章 總結(jié) 致謝 參考文獻(xiàn) 附錄2緒論隨著人民生活水平的提高，微波爐開(kāi)始進(jìn)人越來(lái)越多的家庭，它給人們的生活帶來(lái)了極大的方便。微波爐由 2450MHz 的超高頻來(lái)加熱食物。作為現(xiàn)代的烹飪工具，微波爐的控制器體現(xiàn)著它的重要性能指標(biāo)。本文采用先進(jìn)的 EDA 技術(shù)，利用 Quartus II 工作平臺(tái)和 VHDL 設(shè)計(jì)語(yǔ)言，設(shè)計(jì)了一種新型的微波爐控制器系統(tǒng)。第一章 課題的設(shè)計(jì). 任務(wù)的提出在現(xiàn)代人快節(jié)奏生活中，微波爐已成為便捷生活的一部分。而現(xiàn)有市售的微波爐其主要弊端為：不能按既有程序進(jìn)行烹調(diào)，需要使用者根據(jù)食物的類(lèi)型、數(shù)量、溫度等因素去設(shè)定微波爐的工作時(shí)間，若設(shè)定的工作時(shí)間過(guò)長(zhǎng)，含水分較多的食物可能會(huì)產(chǎn)生過(guò)熱碳化的現(xiàn)象，若時(shí)間過(guò)短則達(dá)不到預(yù)期的烹調(diào)效果。針對(duì)這些問(wèn)題，筆者認(rèn)為有必要研制一種操作簡(jiǎn)單且烹調(diào)效果好的微波爐，根據(jù)一些家常菜按固定程序烹調(diào)的現(xiàn)象，可采取分時(shí)、分檔火力加熱，節(jié)時(shí)又節(jié)能。? 可以根據(jù)需要設(shè)置烹調(diào)時(shí)間的長(zhǎng)短，系統(tǒng)最長(zhǎng)的烹調(diào)時(shí)間為 59 分 59 秒；開(kāi)始烹調(diào)后，能夠顯示剩余時(shí)間的多少。2? 可以控制火力大小，供選擇的火力檔位有高、中、低三個(gè)火力檔位。? 顯示微波爐控制器的烹調(diào)狀態(tài)。本設(shè)計(jì)采用先進(jìn)的 EDA 技術(shù)，利用 VHDL 設(shè)計(jì)語(yǔ)言，設(shè)計(jì)一種新型的微波爐控制器。該微波爐控制系統(tǒng)，除實(shí)現(xiàn)常規(guī)的解凍、烹調(diào)、烘烤的基本功能外，還進(jìn)行了創(chuàng)新設(shè)計(jì)，實(shí)現(xiàn)了微波爐的自定義設(shè)置。其中，預(yù)制方案提供烹調(diào)、烘烤、解凍等系統(tǒng)烹調(diào)流程，僅供用戶(hù)選擇，無(wú)需設(shè)置；而自定義方案，用戶(hù)根據(jù)食物含量、重量等手動(dòng)設(shè)置時(shí)間、溫度和選擇火力等操作。該系統(tǒng)在功能執(zhí)行時(shí)，能實(shí)現(xiàn)門(mén)開(kāi)關(guān)檢測(cè)、鍵盤(pán)輸入掃描、溫度控制、LED 顯示、工作狀態(tài)指示、蜂鳴等。它是作為專(zhuān)用集成電路（ASIC ）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路（比如AND、 OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過(guò)可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來(lái)，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。FPGA 一般來(lái)說(shuō)比 ASIC（專(zhuān)用集成芯片）的速度要慢，無(wú)法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。廠商也可能會(huì)提供便宜的但是編輯能力差的 FPGA。 VHDL 語(yǔ)言概述VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱(chēng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱(chēng)可視部分,及端口)和內(nèi)部（或稱(chēng)不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。歸納起來(lái)，VHDL 語(yǔ)言主要具有以下優(yōu)點(diǎn)： (1) VHDL 語(yǔ)言功能強(qiáng)大，設(shè)計(jì)方式多樣 VHDL 語(yǔ)言具有強(qiáng)大的語(yǔ)言結(jié)構(gòu), 只需采用簡(jiǎn)單明確的 VHDL 語(yǔ)言程序就可以述十分復(fù)雜的硬件電路。此外，VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn)，這是其他硬件描述語(yǔ)言所不能比擬的。 (2) VHDL 語(yǔ)言具有強(qiáng)大的硬件描述能力 VHDL 語(yǔ)言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級(jí)電路，也可以描述門(mén)級(jí)電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。VHDL 語(yǔ)言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類(lèi)型。 (3) VHDL 語(yǔ)言具有很強(qiáng)的移植能力 VHDL 語(yǔ)言很強(qiáng)的移植能力主要體現(xiàn)在：對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上，從一個(gè)綜合器移植到另一個(gè)綜合器上，或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問(wèn)題。 (5) VHDL 語(yǔ)言程序易于共享和復(fù)用 VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。 Quartus II 開(kāi)發(fā)系統(tǒng)簡(jiǎn)介Altera 公司的 Quartus II