【正文】 圖8 小時(shí)計(jì)數(shù)結(jié)構(gòu) 圖9 小時(shí)模塊計(jì)數(shù)仿真 天模塊在天模塊中，當(dāng)上一個(gè)模塊的時(shí)鐘信號(hào)來(lái)臨時(shí)，如果是閏年，并且是1月，day模塊開(kāi)始則從1計(jì)數(shù)到31，而如果是2月，則day模塊開(kāi)始計(jì)時(shí)從1計(jì)數(shù)到29，如果其他月份時(shí)，則計(jì)數(shù)從1到30，之后并輸出一個(gè)控制信號(hào)clk2控制month模塊，此時(shí)clk2=1 ，計(jì)數(shù)到最大值時(shí)都會(huì)回到1，然后循環(huán)計(jì)數(shù)，此時(shí)clk2=0。圖6管腳分布如下：clkmn：時(shí)鐘信號(hào)Setmn：校時(shí)設(shè)置信號(hào)alarmmn：鬧鈴校時(shí)設(shè)置信號(hào)Clks2：進(jìn)位信號(hào)mnx、mny：輸出信號(hào)，作為鬧鈴的對(duì)照信號(hào)QtmnQtmnQtmn3：輸出的分時(shí)鐘 圖6 分計(jì)數(shù)結(jié)構(gòu) 其仿真波形如下： 圖7 分模塊計(jì)數(shù)仿真 小時(shí)模塊小時(shí)模塊采用的是24進(jìn)制計(jì)數(shù)，當(dāng)計(jì)數(shù)到23后，輸出計(jì)數(shù)值會(huì)回0，產(chǎn)生進(jìn)位信號(hào)clk3作為天模塊的時(shí)鐘信號(hào)，其主要的功能代碼和分模塊一樣。圖4管腳說(shuō)明如下：其中clks：時(shí)鐘信號(hào)Sets：校時(shí)設(shè)置信號(hào)Clks1：進(jìn)位信號(hào)Qts：輸出的秒時(shí)鐘 圖4 秒計(jì)數(shù)結(jié)構(gòu)其仿真波形如下：進(jìn)位信號(hào) 圖5 秒模塊計(jì)數(shù)仿真 分模塊分模塊也是采用60進(jìn)制，其基本的計(jì)數(shù)原理和秒模塊是一樣的，其產(chǎn)生的進(jìn)位信號(hào)clk2作為小時(shí)模塊的時(shí)鐘信號(hào)，主要功能代碼和秒模塊一樣，其中設(shè)置了一個(gè)鬧鈴控制信號(hào)alarmmn，當(dāng)alarmmn=1時(shí)，內(nèi)定的時(shí)間就會(huì)作為鬧鈴時(shí)間。秒計(jì)數(shù) end if。 clk1=39。139。) then if(qs=59) then qs=0。event and clks=39。 end if。139。當(dāng)需要設(shè)置秒的時(shí)間時(shí)，可以添加一個(gè)設(shè)置信號(hào)sets，之后30作為設(shè)定值開(kāi)始計(jì)數(shù)。CQI:=0。 ELSE COUT=39。139。CQI := CQI + 1。 THEN IF CQI 25000000 THEN COUT=39。EVENT AND CLK=39。通過(guò)譯碼轉(zhuǎn)換模塊，可以實(shí)現(xiàn)顯示模塊和提醒模塊的功能，具體的框架圖如下圖所示： 圖2 電子鐘結(jié)構(gòu) 分頻模塊 由于DE2_70的固有晶振為50MHZ，為滿足電子鐘計(jì)數(shù)要求，需要把50MHZ晶振頻率分頻為1HZ。 電子鐘的整體構(gòu)造 本電子時(shí)鐘系統(tǒng)含有分頻模塊、計(jì)時(shí)模塊、顯示模塊、節(jié)氣提醒模塊、鬧鈴提醒模塊、傳統(tǒng)節(jié)假日提醒模塊、定時(shí)關(guān)機(jī)模塊，陽(yáng)歷轉(zhuǎn)陰歷模塊、譯碼轉(zhuǎn)換模塊等。1 支持NTSC和PAL制式的TV解碼器ADV7181B（U33）及TV接口J12。1 24位CD品質(zhì)音頻編/解碼器WM8371（U1），帶有麥克風(fēng)輸入插座J線路輸入插座J2和線路輸出插座J3。1 18個(gè)紅色LED燈LEDR0 ~ LEDR17。 18個(gè)撥動(dòng)開(kāi)關(guān)SW0 ~ SW17。 SD卡接口（U19）。 8M字節(jié)（1Mx4x16）SDRAM（U17）。 板上內(nèi)置用于編程調(diào)試和用戶API設(shè)計(jì)的USB Blaster，支持JTAG模式和AS模式；U25是實(shí)現(xiàn)USB Blaster的USB接口芯片F(xiàn)T245B；U26是用于控制和實(shí)現(xiàn)JTAG模式和AS模式的CPLD器件EPM3128，可以通過(guò)SW19選擇配置模式；USB接口為J9。以下對(duì)DE2_70開(kāi)發(fā)板的一些驅(qū)動(dòng)管腳及芯片型號(hào)做簡(jiǎn)單是描述 圖1 DE2_70開(kāi)發(fā)板DE2平臺(tái)上提供的資源如下： Altera Cyclone II 系列的EP2C35F672C6 FPGA芯片（板上器件標(biāo)號(hào)U11），該芯片內(nèi)含35 000個(gè)邏輯單元（LE）。其中，程序包用于存放各種設(shè)計(jì)模塊的能共賞的數(shù)據(jù)類型、常數(shù)和子程序等；實(shí)體用于描述設(shè)計(jì)實(shí)體的外部接口信號(hào)（I/O接口）；結(jié)構(gòu)體用于描述設(shè)計(jì)實(shí)體的內(nèi)部電路；配置用于從庫(kù)中選取所需的元件，并將其安裝到設(shè)計(jì)單元的實(shí)體中；庫(kù)用于存放已經(jīng)編譯的實(shí)體、結(jié)構(gòu)體、包集合和配置。由于IEEE標(biāo)準(zhǔn)硬件描述語(yǔ)言，在電子產(chǎn)業(yè)中，利用VHDL進(jìn)行系統(tǒng)行為級(jí)設(shè)計(jì)已經(jīng)成為FPGA和ASIC的設(shè)計(jì)主流。因此，F(xiàn)PGA的使用非常靈活。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 1 引言 I 第一章 FPGA介紹 第一章 FPGA介紹 FPGA基本工作原理　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括輸出輸入模塊IOB（Input Output Block），可配置邏輯模塊CLB（Configurable Logic Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 本設(shè)計(jì)是基于以硬件描述語(yǔ)言VHDL為基礎(chǔ)的EDA設(shè)計(jì)方法，在FPGA芯片上實(shí)現(xiàn)多功能電子鐘。隨著FPGA芯片的更新和發(fā)展，使數(shù)字系統(tǒng)的設(shè)計(jì)邁進(jìn)了SOPC時(shí)代，而各種IP核的設(shè)計(jì)和應(yīng)用是SOPC設(shè)計(jì)的重要特征。 目錄 FPGA多功能電子鐘畢業(yè)論文目錄引言 1第一章 FPGA介紹 3 FPGA簡(jiǎn)單工作原理 3 FPGA應(yīng)用 3 FPGA的硬件描述語(yǔ)言VHDL簡(jiǎn)述 3 FPGA的DE2_70開(kāi)發(fā)板簡(jiǎn)述 3第二章 電子時(shí)鐘設(shè)計(jì) 5 電子鐘的功能設(shè)計(jì)指標(biāo) 5 電子鐘的整體構(gòu)造 5 分頻模塊 6 秒模塊 6 分模塊 7 小時(shí)模塊 7 天模塊 8 月份模塊 9 10 陽(yáng)歷轉(zhuǎn)陰歷模塊 11 鬧鈴模塊 13 譯碼轉(zhuǎn)換模塊 13 七段數(shù)碼管和LCD顯示模塊 1傳統(tǒng)節(jié)假日提醒模塊 16 24節(jié)氣提醒模塊 17 定時(shí)關(guān)機(jī)模塊 17 l602LCD顯示驅(qū)動(dòng)模塊 1頂層模塊 20第三章 時(shí)鐘驗(yàn)證 24 管腳綁定 24 時(shí)間參數(shù)一 24 時(shí)間參數(shù)二 26 時(shí)間參數(shù)三 26 結(jié)果分析 27總結(jié) 29致謝 30參考文獻(xiàn) 31附錄 32I 目錄 I 引言 引言 FPGA是現(xiàn)場(chǎng)可編程門陣列（Field－Programmable Gate Array）的縮寫，它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA器件具有標(biāo)準(zhǔn)化，小型化、多功能、低功耗、高密度、系列化、高速率、低成本，可無(wú)限反復(fù)編程，并可現(xiàn)場(chǎng)模擬調(diào)試驗(yàn)證，設(shè)計(jì)靈活方便等特點(diǎn)。除了各FPGA設(shè)計(jì)廠商，還有許多第三方的IC設(shè)計(jì)公司將各種IP核推向市場(chǎng)，用戶可以方便地下載試用，將其集成到自己的系統(tǒng)中。本設(shè)計(jì)涉及了EDA設(shè)計(jì)的完整流程，可以很方便地通過(guò)修改增刪，應(yīng)用于各種基于FPGA的系統(tǒng)中。FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。FPGA的編程無(wú)須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA應(yīng)用 FPGA的硬件描述語(yǔ)言VHDL簡(jiǎn)述VHDL（very High Speed Integrate Circuit Hardware Description Language）是一種標(biāo)準(zhǔn)的硬件描述語(yǔ)言，也可以理解為超高速集成電路硬件描述語(yǔ)言。一個(gè)完整的VHDL程序，通常包括程序包（package）、庫(kù)（library）、實(shí)體（entity）、結(jié)構(gòu)體（architecture）和配置（configuration）5部分。 FPGA的DE2_70開(kāi)發(fā)板簡(jiǎn)述 DE2_70開(kāi)發(fā)板是基于FPGA應(yīng)用的一種多功能運(yùn)用的電子設(shè)備，它采用了Altera Cyclone II 2C70 FPGA芯片，給用戶提供了方便，且所有的端口都是由FPGA來(lái)驅(qū)動(dòng)，其可以利用硬件描述語(yǔ)言，通過(guò)軟件編程、仿真、編譯、最終下載到開(kāi)發(fā)板上，從而實(shí)現(xiàn)具有特定功能的電路。 主動(dòng)串行配置器件EPCS16（板上器件標(biāo)號(hào)U30）。 512K字節(jié)SRAM（U18）。 1M字節(jié)閃存（可升級(jí)至4M字節(jié)）（U20）。 4個(gè)按鍵KEY0 ~ KEY3。 9個(gè)綠色LED燈LEDG0 ~ LEDG8。1 兩個(gè)板上時(shí)鐘源（50MHz晶振Y1和27 MHz晶振Y3），也可通過(guò)J5使用外部時(shí)鐘。1 VGA DAC ADV7123（U34，內(nèi)含3個(gè)10位高速DAC）及VGA輸出接口J12。3 第二章 電子時(shí)鐘設(shè)計(jì) 第二章 電子時(shí)鐘設(shè)計(jì) 電子鐘的功能設(shè)計(jì)指標(biāo) A、支持日歷和當(dāng)日事件提醒兩種顯示模式； B、具有電子鐘的基本功能：年月日顯示、是否閏年提示、陰陽(yáng)歷顯示、中國(guó)傳統(tǒng)重要節(jié)日 提醒、中國(guó)24節(jié)氣提示； C、支持定時(shí)自動(dòng)關(guān)機(jī)功能； D、支持鬧鈴功能； E、FPGA基于DE2開(kāi)發(fā)板。分頻器通過(guò)晶振得到1HZ的頻率時(shí)鐘信號(hào)，加載到秒模塊中，通過(guò)異步的計(jì)數(shù)方式，從而實(shí)現(xiàn)時(shí)鐘計(jì)數(shù)的驅(qū)動(dòng)。其可以通過(guò)一個(gè)計(jì)數(shù)器實(shí)現(xiàn)，即當(dāng)計(jì)數(shù)小于25000000時(shí)，輸出為0，否則小于49999999時(shí)，輸出1，實(shí)現(xiàn)分頻為1HZ，可以由代碼實(shí)現(xiàn)： IF CLK39。139。039。 ELSIF CQI49999999 THEN COUT=39。CQI:=CQI+1。039。詳細(xì)代碼描述見(jiàn)附錄分頻模塊圖3管腳說(shuō)明如下Clk：50MHZ時(shí)鐘輸入COUT：1HZ時(shí)鐘輸出 圖3 50分頻結(jié)構(gòu) 秒模塊 秒模塊采用60進(jìn)制，分頻模塊輸出的時(shí)鐘信號(hào)作為該模塊的時(shí)鐘信號(hào)clks，每當(dāng)時(shí)鐘的上升沿來(lái)時(shí)，就開(kāi)始計(jì)數(shù)，即從0計(jì)數(shù)到59，之后返0，再開(kāi)始計(jì)數(shù)到59，如此反復(fù)，每當(dāng)計(jì)數(shù)到59后，都會(huì)產(chǎn)生一個(gè)進(jìn)位信號(hào)clk1，這個(gè)進(jìn)位信號(hào)作為分模塊的時(shí)鐘信號(hào)。主要代碼實(shí)現(xiàn)如下 ：if sets=39。 then 調(diào)制時(shí)間使能信號(hào) qs=30。elsif(clks39。139。 clk1=39。 輸出分模塊時(shí)鐘信號(hào) elsif qs59 then qs=qs+1。039。詳細(xì)代碼描述見(jiàn)附錄。代碼描述見(jiàn)附錄分模塊。代碼描述見(jiàn)附錄小時(shí)模塊。如果是非閏年，并且是1月，day模塊開(kāi)始則從1計(jì)數(shù)到31，而如果是2月，則day模塊開(kāi)始計(jì)時(shí)從1計(jì)數(shù)到29，如果其他月份時(shí)，則計(jì)數(shù)從1到30，之后并輸出一個(gè)控制信號(hào)clk2控制month模塊，此時(shí)clk2=1 ，計(jì)數(shù)到最大值時(shí)都會(huì)回到1，然后循環(huán)計(jì)數(shù)，此時(shí)clk2=0。核心代碼： e