【正文】 o the interface is a fact SPI standard, and it has no standard protocol, most ma nufacturers design the SPI refer to the interface definition of Motorola39。 由于 SPI 接口是一種事實(shí)標(biāo)準(zhǔn)，并沒有標(biāo)準(zhǔn)協(xié)議，大部分廠家都是參照 Motorola 的SPI 接口定義來設(shè)計(jì)的，但正因?yàn)闆]有確切的版本協(xié)議，不同廠家產(chǎn)品的 SPI 接口在技術(shù)上存在一 定的差別，容易引起歧義，有的甚至無法互聯(lián)（需要用軟件進(jìn)行必要的 修改）。 指導(dǎo)教師意見 指導(dǎo)教師簽名： 年 月 日 武漢理工大學(xué)學(xué)士學(xué)位論文 目錄 摘要 ................................................................................. I Abstract ............................................................................ II 1 緒論 ............................................................................... 3 ................................................................. 3 SPI研究目的及意義 ............................................................ 4 本章小結(jié) ..................................................................... 4 2 SPI原理分析 ....................................................................... 5 SPI介紹 ..................................................................... 5 SPI工作模式 ................................................................. 6 SPI傳輸模式 ................................................................. 6 SPI協(xié)議 ..................................................................... 7 本章小結(jié) ..................................................................... 8 3 方案論證 .......................................................................... 10 51系列單片機(jī)系統(tǒng)中實(shí)現(xiàn) .................................................... 10 用可編程邏輯器件設(shè)計(jì) SPI ..................................................... 11 本章小結(jié) .................................................................... 11 4 SPI的電路設(shè)計(jì) .................................................................... 12 SPI設(shè)計(jì)系統(tǒng)的功能 ........................................................... 12 SPI各部分具體實(shí)現(xiàn) ........................................................... 12 SPI系統(tǒng)中所用的寄存器 ................................................. 13 SPI速率控制 ........................................................... 14 SPI控制狀態(tài)機(jī) ......................................................... 14 SPI程序設(shè)計(jì)流程圖 ..................................................... 15 SPI仿真及開發(fā)板上調(diào)試驗(yàn)證分析 ............................................... 16 仿真分析 .............................................................. 16 ........................................................... 18 本章小結(jié) .................................................................... 20 5 論文總結(jié) .......................................................................... 21 致謝 ................................................................................ 22 參考文獻(xiàn) ............................................................................ 23 附錄 1 .............................................................................. 24 附錄 2 .............................................................................. 28 武漢理工大學(xué)學(xué)士學(xué)位論文 摘要 隨著專用集成電路 （ ASIC)設(shè)計(jì)技術(shù)的進(jìn)步以及超大規(guī)模集成電路 （ VLSI)工藝技術(shù)的飛速發(fā)展， 以及其價(jià)格的日益降低， 采用 FPGA 編程的 硬件電路來實(shí)現(xiàn)諸如 SPI 接口也日益切實(shí)可行，相對(duì)軟件實(shí)現(xiàn)具有更好的優(yōu)點(diǎn)。 第 5－ 12周：對(duì)于 Verilog HDL 語言有深入理解，并具備一定的編程能力，能設(shè)計(jì) 基本單元器件，并能讀懂大型程序，熟練狀態(tài)機(jī)的設(shè)計(jì)方法，對(duì) SPI 有著工作過程有著細(xì)致的了解 第 1316周：完成并修改畢業(yè)論文。 進(jìn)度安排 第 1－ 2 周：查閱相關(guān) SPI 文獻(xiàn)資料，對(duì)其相關(guān)研究內(nèi)容進(jìn)行大體了解，并明確其原理和基本實(shí)現(xiàn)方案，完成開題報(bào)告，熟悉 ISE 操作和在線調(diào)試，了解 Verilog HDL 語言的基本語法。 （ 3）關(guān)鍵技術(shù)的實(shí)現(xiàn) 微處理器 微處理器接口 SPI 總線接口 adr_i[1:0] dat_i[7:0] dat_o[7:0] int_o we_i cs_o miso_i mosi_o sck_o rst_i ① 時(shí)序問題 將總線控制信號(hào)封裝成指令，使用者只需通過發(fā)送指令的方式操作，避免了復(fù)雜的時(shí)序邏輯設(shè)計(jì)問題。 6）就可靠性而言，狀態(tài)機(jī)的優(yōu)勢也是十分明顯的。 4）狀態(tài)機(jī)的 Verilog HDL 表述豐富多樣。 2）狀態(tài)機(jī)的結(jié)構(gòu)模式相對(duì)簡單。 此 方案采用了狀態(tài)機(jī)來設(shè)計(jì)，本項(xiàng)目的研究主要采用理論分析、邏輯推理、試驗(yàn)調(diào)試等方法。 ③ 接收從 從機(jī) 傳回的 讀信號(hào)和 串行數(shù)據(jù) ,并將其轉(zhuǎn)換為并行數(shù)據(jù)。 下圖 模 式 一種主從模式： SPI 接口 作為 主機(jī) 與 從機(jī) 的通訊接口 ,主要完成以下工作： ① SPI將從 主機(jī) 接收到的 8 位的并行數(shù)據(jù) ,轉(zhuǎn)換為 從機(jī) 所能接收的串行數(shù)據(jù) ,并將該數(shù)據(jù)根據(jù) SPI 協(xié)議送給 從機(jī) 。目前， FPGA 的容量已經(jīng)跨過了百萬門級(jí)，使得 FPGA 成為解決系統(tǒng)級(jí)設(shè)計(jì)的重要選擇方案之一。如 FPGA 是在 ASIC 的基礎(chǔ)發(fā)展出來的，它克服了專用 ASIC 不夠靈活的缺點(diǎn)。 （ 5）系統(tǒng)整體調(diào)試、優(yōu)化，或就某一部分進(jìn)行優(yōu)化并做深入的研究與擴(kuò)展。 （ 3）設(shè)計(jì)流程圖，狀態(tài)圖，并一步步用 Verilog 語言實(shí)現(xiàn)仿真驗(yàn)證 I 接口串口通信。 參考文獻(xiàn)： [1] 孫豐軍，余春暄 . S P I 串行總線接口的 V e r i l o g 實(shí)現(xiàn) . 北京工業(yè)大學(xué) 電子信息與控制工程學(xué)院 北京 10002. [2] 劉福奇 ， 劉波 . Verilog HDL 應(yīng)用程序 . 電子工業(yè)出版社 ， [3] 顧衛(wèi)剛 . 串行外圍接口 . 陜西：西安交通大學(xué)， 2020. [4] 徐洋等 .基于 Verilog HDL 的 FPGA 設(shè)計(jì)與工程應(yīng)用 .人民郵電出版社 .2020 [5] , Rajan. FPGA IMPLEMENT ATION OF SPI TRANSCEIVER MACROCELL INTERFACE WITH SPI SPECIFICATIONS. JNTU Colleage off Engineering， 2020. 基本內(nèi)容和技術(shù)方案 、 研究的基本內(nèi)容 （ 1）熟悉通信及通信接口相關(guān)方面的知識(shí)，學(xué)習(xí)并掌握 SPI 通信接口的結(jié)構(gòu)，協(xié)議及原理。目前， FPGA 的容量已經(jīng)跨過了百萬門級(jí)，使得 FPGA成為解決系統(tǒng)級(jí)設(shè)計(jì)的重要選擇方案之一。 當(dāng)前 ，基于主從處理器結(jié)構(gòu)的系統(tǒng)架構(gòu)已經(jīng)成為一種主流（如 DSP+FPGA,MCU+FPGA 等）， FPGA 是在 ASIC 的基礎(chǔ)發(fā)展出來的，它克服了專用 ASIC 不夠靈活的缺點(diǎn)。 SPI 接口的擴(kuò)展有硬件和軟件兩種方法 ,軟件模擬 SPI 接口方法雖然簡單方便 ,但是速度受到限制，在高速且日益復(fù)雜的數(shù)字系統(tǒng)中，這種方法顯然無法滿足系統(tǒng)要求，所以采用硬件的方法實(shí)現(xiàn)最為切實(shí)可行。一般用在產(chǎn)品內(nèi)部元件之間的高速數(shù)據(jù)通信上面，如大容量存儲(chǔ)器等。武漢理工大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文）開題報(bào)告 基于 FPGA 的 SPI 串行外圍接口 接口設(shè)計(jì) 目的 和 意義 及發(fā)展現(xiàn)狀 SPI 是英文 Serial Peripheral Interface 的縮寫，中文意思是串行外圍設(shè)備接口，SPI 是 Motorola 公司推出的一種同步串行通訊方式，是一種三線同步總線 ，它是 一種常用的標(biāo)準(zhǔn)接口，由于其使用簡單方便且節(jié)省系統(tǒng)資源，很多芯片都支持該接口 ，SPI 接口 主要應(yīng)用在 EEPROM， FLASH，實(shí)時(shí)時(shí)鐘， AD 轉(zhuǎn)換器，還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間 等等。當(dāng)然，串口通信還有其他的接 口方式， SPI 接口和 UART 相比，多了一條同步時(shí)鐘線，上面 UART 的缺點(diǎn)也就是它的優(yōu)點(diǎn)了，對(duì)通信雙方的時(shí)序要求不嚴(yán)格不同設(shè)備之間可以很容易結(jié)合，而且通信速度非?？臁?這就凸現(xiàn) SPI的好處。 這使得 與 SPI 有關(guān)的軟件就相當(dāng)簡單，使 CPU 有更多的時(shí)間處理其他事務(wù)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和維護(hù)很方便。在這種架構(gòu)下，應(yīng)用 FPGA 來構(gòu)建 SPI通信接口是切實(shí)可行的。 （ 2）熟悉 VERILOG 語言及其開發(fā)環(huán)境 ISE，使用該語言進(jìn)行數(shù)字電路（ FPGA）設(shè)計(jì)，慢慢深入 VERILOG 語言。 （ 4）采用實(shí)驗(yàn)板或自行設(shè)計(jì)電路進(jìn)行調(diào) 試，并采用相關(guān)儀器驗(yàn)證。 、 技術(shù)方案 （ 1）硬件設(shè)計(jì)模型 硬件實(shí)現(xiàn)主要是基于 PLD 的 CPLD， FPGA 中實(shí)現(xiàn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和維護(hù)很方便。在這種架構(gòu)下，應(yīng)用 FPGA 來 構(gòu)建 SPI 通信接口是切實(shí)可行的。 ② 主機(jī) 產(chǎn)生 從機(jī) 所需的時(shí)鐘信號(hào) SCLK,片選信號(hào) CS。 （ 2）系統(tǒng)實(shí)現(xiàn)方案 用 FPGA 實(shí)現(xiàn) SPI 串行外圍接口 是一個(gè) 比較 復(fù)雜的 系統(tǒng)較大 的系統(tǒng)沒有 科學(xué)的設(shè)計(jì)方法就很難保證不出錯(cuò) ，并很難言簡意賅的清晰思路完成方案 。 針對(duì)狀態(tài)機(jī)，其主要有以下特點(diǎn)： 1）有限狀態(tài)機(jī)克服了純硬件數(shù)字系統(tǒng)順序方式控制不靈活的缺點(diǎn)。 3）狀態(tài)機(jī)容易構(gòu)成性能良好的同步時(shí)序邏輯模塊。 5）在高速運(yùn)算和控制方面，狀態(tài)機(jī)更有其巨大的優(yōu)勢。 基于以上特點(diǎn)，用狀態(tài)機(jī)的方法描述 SPI 通信過程簡單方便并可靠，基于狀態(tài)機(jī)， SPI 通信接口的狀態(tài)大致轉(zhuǎn)移圖如下所示： 首先是 SPI 接口在等待狀態(tài)，當(dāng)檢測到發(fā)送指令時(shí)觸發(fā)信號(hào)進(jìn)入發(fā)送