【正文】 存放在控制存貯器（2764）中，因此，用不同的微指令地址讀出不同的微命令，輸出不同的控制信號(hào)。 實(shí)驗(yàn)原理：圖44微程序控制器電路圖一條指令由若干條微指令組成，而每一條微指令由若干個(gè)微指令及下一微地址信號(hào)組成。 掌握微程序控制器的基本原理。注意：A7－A0所接的地址顯示情況是按單次脈沖P后的狀態(tài)，A7－A0的顯示才與表中相同，否則顯示的是上一個(gè)地址。表中帶X的內(nèi)容是隨機(jī)狀態(tài)，它的電平不影響實(shí)驗(yàn)結(jié)果。表3 數(shù)據(jù)通路實(shí)驗(yàn)過程表SW→BUSALU→BUSCEWELDARLDDR1LDDR2S3S2S1S0M/CNSW7→SW0A7－A0D0－D7單次按鈕P注釋0111010XXXXX144HXXXX44H↑44H存入DR1011X001XXXXX1AAHXXXXAAH↑AAH存入DR2101X000111011XXHXXXXEEHDR1+DR2＝EEH(或運(yùn)算)101X001111011XXHXXXXEEH↑EEH存入DR2101X000011011XXHXXXXAAHDR1⊕DR2＝AAH(異或運(yùn)算)101X010011011XXHXXXXAAH→44H↑AAH存入DR1。四、實(shí)驗(yàn)步驟（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“1”高電平狀態(tài)）實(shí)驗(yàn)前將TJ，DP開關(guān)置11，使時(shí)序發(fā)生器處于單拍狀態(tài)，按一次P時(shí)序信號(hào)輸出一拍信號(hào)，使實(shí)驗(yàn)為單步執(zhí)行。實(shí)驗(yàn)中，除T4，T3信號(hào)外，所有控制信號(hào)為電平控制信號(hào)，這些信號(hào)由邏輯開關(guān)來模擬，其信號(hào)的含義與前兩個(gè)實(shí)驗(yàn)相同。例如：將數(shù)據(jù)做如下操作44H+AAH=EEH 結(jié)果放在RAM的AAH單元44H⊕EEH=AAH 結(jié)果放在RAM的ABH單元三、實(shí)驗(yàn)原理： 數(shù)據(jù)通路實(shí)驗(yàn)是將前面進(jìn)行過的運(yùn)算器實(shí)驗(yàn)?zāi)K和存貯器實(shí)驗(yàn)?zāi)K兩部分電路連在一起組成的。表2 存貯器實(shí)驗(yàn)步驟顯示結(jié)果表 SW→BULDARCEWESW7－SW0D7－D0P0A7－A0注釋011100H00H↑00H地址00寫入AR000100H00H↑00H數(shù)據(jù)00寫入RAM011110H10H↑10H地址10寫入AR000110H10H↑10H數(shù)據(jù)10寫入RAM011100H00H↑00H地址00寫入AR100000H00H↑00H讀RAM011110H10H↑10H地址10寫入AR100010H10H↑10H讀RAM011140H40H↑40H地址40寫入AR0001FFHFFH↑40H數(shù)據(jù)FF寫入RAM011142H42H↑42H地址42寫入AR000155H55H↑42H數(shù)據(jù)55寫入RAM011144H44H↑44H地址44寫入AR0001AAHAAH↑44H數(shù)據(jù)AA寫入RAM011140H40H↑40H地址40寫入AR100040HFFH↑40H讀RAM內(nèi)容011142H42H↑42H地址42寫入AR100042H55H↑42H讀RAM內(nèi)容011144H44H↑44H地址44寫入AR100044HAAH↑44H讀RAM內(nèi)容說明：實(shí)驗(yàn)機(jī)中符號(hào)“CE”；當(dāng)CE信號(hào)為“0”低電平時(shí)，表示存儲(chǔ)器6264的數(shù)據(jù)輸入為有效狀態(tài)。表中帶－的地方表示需要按一次單次脈沖P0。實(shí)驗(yàn)步驟按表2進(jìn)行，實(shí)驗(yàn)對(duì)表中的開關(guān)置1或清0，即對(duì)有關(guān)控制信號(hào)置1或清0。實(shí)驗(yàn)中，除T3信號(hào)外，CE，WE，LDAR，SW－BUS為電位控制信號(hào)，因此通過對(duì)應(yīng)開關(guān)來模擬控制信號(hào)的電平，而LDAR，WE控制信號(hào)受時(shí)序信號(hào)T3定時(shí)。當(dāng)LDAR為高電平，SW－BUS為低電平，T3信號(hào)上升沿到來時(shí)，開關(guān)SW7－SW0產(chǎn)生的地址信號(hào)送入地址寄存器AR。三、實(shí)驗(yàn)原理 （見下圖） 存貯器實(shí)驗(yàn)電路由RAM（6116），AR（74LS273）等組成。 運(yùn)算器、存儲(chǔ)器、數(shù)據(jù)通路，三個(gè)實(shí)驗(yàn)按操作步驟操作即可 實(shí)驗(yàn)二 、存儲(chǔ)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康摹?在做實(shí)驗(yàn)時(shí)，要保證總線不發(fā)生沖突。即在實(shí)驗(yàn)機(jī)左上方的信號(hào)接口與實(shí)驗(yàn)機(jī)右下方的信號(hào)接口分別一一對(duì)應(yīng)連接。 開關(guān)方式狀態(tài)應(yīng)置成系統(tǒng)方式；（31個(gè)開關(guān)）。其它注意事項(xiàng)： 進(jìn)行系統(tǒng)方式實(shí)驗(yàn)時(shí)應(yīng)注意如下幾點(diǎn)：實(shí)驗(yàn)前應(yīng)將MFOUT輸出信號(hào)與MF相連接。帶“↑”的地方表示需要按一次單次脈沖P0，無“↑”的地方表示不需要按單次脈沖P0?？偩€D7－D0上接電平指示燈，顯示參與運(yùn)算的數(shù)據(jù)結(jié)果。實(shí)驗(yàn)時(shí)，對(duì)表中的邏輯開關(guān)進(jìn)行操作置1或清0，在對(duì)DR1，DR2存數(shù)據(jù)時(shí)，按單次脈沖P0（產(chǎn)生單拍T4信號(hào)）。實(shí)驗(yàn)前把TJ，DP對(duì)應(yīng)的邏輯開關(guān)置成11狀態(tài)（高電平輸出），并預(yù)置下列邏輯電平狀態(tài)：/ALU－BUS＝1，/PC－BUS＝1，R0－BUS＝1，R1－BUS＝1，R2－BUS＝1時(shí)序發(fā)生器處于單拍輸出狀態(tài)，實(shí)驗(yàn)是在單步狀態(tài)下進(jìn)行DR1，DR2的數(shù)據(jù)寫入及運(yùn)算，以便能清楚地看見每一步的運(yùn)算過程。說明：開關(guān)AL－BUS；SW－BUS標(biāo)識(shí)符應(yīng)為“/ALBUS。5． 不管是手動(dòng)方式還是系統(tǒng)方式，31個(gè)按鈕開關(guān)初始狀態(tài)應(yīng)為“1”即對(duì)應(yīng)的指示燈處于發(fā)光的狀態(tài)。3． 如果進(jìn)行系統(tǒng)方式調(diào)試，則按上述方式相反狀態(tài)設(shè)置。具體步驟如下：1． 實(shí)驗(yàn)前應(yīng)將MF－OUT輸出信號(hào)與MF相連接。下面實(shí)驗(yàn)以手動(dòng)方式為例進(jìn)行。學(xué)生所做的實(shí)驗(yàn)均在系統(tǒng)機(jī)上完成。如果用系統(tǒng)方式，則必須將系統(tǒng)軟件安裝到系統(tǒng)機(jī)上。實(shí)驗(yàn)箱已標(biāo)明手動(dòng)方式和系統(tǒng)方式標(biāo)志。（8）SW－BUS：控制8位數(shù)據(jù)開關(guān)SW7－SW0的開關(guān)量是否送到總線，低電平有效。（6）/CN ：/CN＝0表示ALU運(yùn)算時(shí)最低位加進(jìn)位1；/CN＝1則表示無進(jìn)位。（4）S3，S2，S1，S0：確定執(zhí)行哪一種算術(shù)運(yùn)算或邏輯運(yùn)算（運(yùn)算功能表見附錄1或者課本第49頁(yè)）。（1）DR1，DR2：運(yùn)算暫存器，（2）LDDR1：控制把總線上的數(shù)據(jù)打入運(yùn)算暫存器DR1，高電平有效。 總結(jié)出不帶進(jìn)位及帶進(jìn)位運(yùn)算的特點(diǎn)。4. 給定數(shù)據(jù)，完成各種算術(shù)運(yùn)算和邏輯運(yùn)算。2．掌握算術(shù)邏輯運(yùn)算部件的工作原理。通過本實(shí)驗(yàn)可以讓學(xué)生對(duì)運(yùn)算器有一個(gè)比較深刻的了解。機(jī)器字長(zhǎng)n位，意味著能完成兩個(gè)n位數(shù)的各種運(yùn)算。 范文范例參考 計(jì)算機(jī)科學(xué)技術(shù)系 王玉芬2012年11月3日 基礎(chǔ)實(shí)驗(yàn)部分該篇章共有五個(gè)基礎(chǔ)實(shí)驗(yàn)組成，分別是：實(shí)驗(yàn)一 運(yùn)算器實(shí)驗(yàn)實(shí)驗(yàn)二 存儲(chǔ)器實(shí)驗(yàn)實(shí)驗(yàn)三 數(shù)據(jù)通路組成與故障分析實(shí)驗(yàn)實(shí)驗(yàn)四 微程序控制器實(shí)驗(yàn)實(shí)驗(yàn)五 模型機(jī)CPU組成與指令周期實(shí)驗(yàn)實(shí)驗(yàn)一 運(yùn)算器實(shí)驗(yàn)運(yùn)算器又稱作算術(shù)邏輯運(yùn)算單元（ALU），是計(jì)算機(jī)的五大基本組成部件之一，主要用來完成算術(shù)運(yùn)算和邏輯運(yùn)算。運(yùn)算器的核心部件是加法器，加減乘除運(yùn)算等都是通過加法器進(jìn)行的，因此，加快運(yùn)算器的速度實(shí)質(zhì)上是要加快加法器的速度。就應(yīng)該由n個(gè)全加器構(gòu)成n位并行加法器來實(shí)現(xiàn)。一、實(shí)驗(yàn)?zāi)康?．掌握簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳輸方式。3. 熟悉簡(jiǎn)單運(yùn)算器的數(shù)據(jù)傳送通路。二、實(shí)驗(yàn)內(nèi)容：完成不帶進(jìn)位及帶進(jìn)位的算術(shù)運(yùn)算、邏輯運(yùn)算實(shí)驗(yàn)。三、實(shí)驗(yàn)原理： WORD格式整理 圖41 運(yùn)算器實(shí)驗(yàn)電路圖ALUDR1DR2LDDR1T4LDDR2T4S1S2M0S0CNS3 圖42 運(yùn)算器實(shí)驗(yàn)數(shù)據(jù)流圖 運(yùn)算器實(shí)驗(yàn)是在ALU UNIT單元進(jìn)行；單板方式下，控制信號(hào)，數(shù)據(jù)，時(shí)序信號(hào)由實(shí)驗(yàn)儀的邏輯開關(guān)電路和時(shí)序發(fā)生器提供，SW7－SW0八個(gè)邏輯開關(guān)用于產(chǎn)生數(shù)據(jù)，并發(fā)送到總線上；系統(tǒng)方式下，其控制信號(hào)由系統(tǒng)機(jī)實(shí)驗(yàn)平臺(tái)可視化軟件通過管理CPU來進(jìn)行控制，SW7－SW0八個(gè)邏輯開關(guān)由可視化實(shí)驗(yàn)平臺(tái)提供數(shù)據(jù)信號(hào)。（3）LDDR2：控制把總線上的數(shù)據(jù)打入運(yùn)算暫存器DR2，高電平有效。（5）M：M＝0執(zhí)行算術(shù)操作；M＝1執(zhí)行邏輯操作。（7）ALU－BUS：控制運(yùn)算器的運(yùn)算結(jié)果是否送到總線BUS，低電平有效。四、實(shí)驗(yàn)步驟：實(shí)驗(yàn)前首先確定實(shí)驗(yàn)方式（是手動(dòng)方式還是系統(tǒng)方式），如果在做手動(dòng)方式實(shí)驗(yàn)則將方式選擇開關(guān)置手動(dòng)方式位置（31個(gè)開關(guān)狀態(tài)置成單板方式）。所有的實(shí)驗(yàn)均由手動(dòng)方式來實(shí)現(xiàn)。將方式標(biāo)志置系統(tǒng)模式位置。其中包括高低電平的按鈕開關(guān)信號(hào)輸入，狀態(tài)顯示均在系統(tǒng)機(jī)上進(jìn)行。我們相信學(xué)生在手動(dòng)方式下完成各項(xiàng)實(shí)驗(yàn)后，進(jìn)入系統(tǒng)方式會(huì)變的更加得心應(yīng)手。2． 如果進(jìn)行單板方式狀態(tài)實(shí)驗(yàn)，應(yīng)將開關(guān)方式狀態(tài)設(shè)置成單板方式；同時(shí)將位于EDA設(shè)計(jì)區(qū)一上方P0K開關(guān)設(shè)置成手動(dòng)方式位置，P1K，P2K開關(guān)位置均設(shè)置成手動(dòng)方式位置。4． 頻率信號(hào)輸出設(shè)置：在CPU1 UNIT區(qū)有四個(gè)f0f4狀態(tài)設(shè)置，在進(jìn)行實(shí)驗(yàn)時(shí)應(yīng)保證f0f4四個(gè)信號(hào)輸出只能有一個(gè)信號(hào)輸出，及f0f4只有一開關(guān)在On的位置。6． 位于UPC UNIT區(qū)的J1跳線開關(guān)應(yīng)在右側(cè)狀態(tài)。/SWBUS”注意事項(xiàng)：AL－BUS；SW－BUS不能同時(shí)按下；因?yàn)橥瑫r(shí)按下會(huì)發(fā)生總線沖突，損壞器件。實(shí)驗(yàn)步驟按表1進(jìn)行。表1中帶X的為隨機(jī)狀態(tài)，無論是高電平還是低電平，它都不影響運(yùn)算器的運(yùn)算操作。表中列出運(yùn)算器實(shí)驗(yàn)任務(wù)的步驟同表4相同，16種算術(shù)操作和16種邏輯操作只列出了前面4種，其它實(shí)驗(yàn)步驟同表4相同。 表1 運(yùn)算器實(shí)驗(yàn)步驟與顯示結(jié)果表 S3S2S1S0M/CnLDDR1LDDR2SW→BUSAL→BUSSW7―SW0D7－D0P0注釋X X X XXX000155H55HX X X XXX0001AAHAAHX X X XXX100155H55H↑向DR1送數(shù)X X X XXX0101AAHAAH↑向DR2送數(shù)1 1 1 11X0010XXH55H讀出DR1數(shù)1 0 1 01X0010XXHAAH讀出DR2數(shù)X X X XXX1001AAHAAH↑向DR1送數(shù)X X X XXX010155H55H↑向DR2送數(shù)0 0 0 0010010XXHAAH算術(shù)運(yùn)算0 0 0 0000010XXHABH算術(shù)運(yùn)算0 0 0 01X0010XXH55H邏輯運(yùn)算0 0 0 1010010XXHFFH算術(shù)運(yùn)算0 0 0 1000010XXH00H算術(shù)運(yùn)算0 0 0 11X0010XXH00H邏輯運(yùn)算0 0 1 0010010XXHAAH算術(shù)運(yùn)算0 0 1 0000010XXHABH算術(shù)運(yùn)算0 0 1 01X0010XXH55H邏輯運(yùn)算0 0 1 1010010XXHFFH算術(shù)運(yùn)算0 0 1 1000010XXH00H算術(shù)運(yùn)算0 0 1 11X0010XXH00H邏輯運(yùn)算注意： 運(yùn)算器實(shí)驗(yàn)時(shí)，把與T4信號(hào)相關(guān)而本實(shí)驗(yàn)不用的LDR0，LDR1，LDR2接低電平，否則影響實(shí)驗(yàn)結(jié)果。 檢查通訊電纜是否與計(jì)算機(jī)連接正確。 P0K、P1K、P2K都置成系統(tǒng)方式； 信號(hào)連接線必須一一對(duì)應(yīng)連接好。左上方 右下方地址指針 ――――――――――― 地址指針地址總線 ―――――――――――地址總線（在實(shí)驗(yàn)機(jī)右側(cè)中部）數(shù)據(jù)總線 ―――――――――――數(shù)據(jù)總線（在實(shí)驗(yàn)機(jī)右側(cè)中部）運(yùn)算暫存器DR1―――――――――運(yùn)算暫存器DR1運(yùn)算暫存器DR2―――――――――