ad9854中文數(shù)據(jù)手冊(cè)-展示頁(yè)
2025-07-04 05:57本頁(yè)面
【正文】 件。71MASTER RESET初始化串/并總線為用戶的編程做準(zhǔn)備。在差分時(shí)鐘模式下，輸入可以是CMOS邏輯電平也可以是峰峰值大于400mV。它的輸入是和基準(zhǔn)時(shí)鐘是相同的信號(hào)電平。68REFCLKA差分時(shí)鐘補(bǔ)償信號(hào) (180度相位)。64DIFF CLK ENABLE差分基準(zhǔn)時(shí)鐘使能。網(wǎng)絡(luò)的另一端必須連接模擬電源，并盡可能靠近第60腳。 181。通常建立電阻在8K（5mA）到2K（20mA）。56DAC RSET設(shè)置I和Q通道滿電流輸出的公共端。55DACBPI和Q DAC的公共旁路電容。52IOUT2Q通道單極性電流輸出或正弦輸出。(參考圖3.)49_____ IOUT1補(bǔ)充I通道單極性電流輸出或余弦輸出。 內(nèi)部高速比較器的倒相輸入端。 內(nèi)部高速比較器的同相輸入端。 該引腳在負(fù)載50 ?的情況下驅(qū)動(dòng)功率為10 dBm，其輸出電平與CMOS電平兼容。 與數(shù)字地具有相同的電位。 。低電平時(shí)，在預(yù)先設(shè)定的頻率下I和Q通道輸出從滿幅下降到0標(biāo)度的信號(hào)。30SHAPED KEYING使用此管腳必須在可編程控制寄存器設(shè)置此功能。在CHIRP模式時(shí)，高電平使能HOLD功能， 保持當(dāng)前頻率和停止后的狀態(tài)。在FSK模式時(shí)，低電平選擇 F1，高電平選擇 F2。 29FSK/BPSK/HOLD多功能復(fù)用引腳。復(fù)用功能為CS時(shí)， 片選端與串行可編程總線相結(jié)合，低電平有效。模式選擇在第70腳 (S/P 選擇)。復(fù)用功能為SCLK時(shí)，串行時(shí)鐘與串行總線相結(jié)合，數(shù)據(jù)在時(shí)鐘上升沿鎖存。如果作為輸出端(默認(rèn)), 輸出一八個(gè)系統(tǒng)時(shí)鐘周期的單脈沖 (由低到高) 表示內(nèi)部頻率更新已經(jīng)發(fā)生。方向的選擇在控制寄存器中設(shè)置。應(yīng)用于2線串行通信模式中。應(yīng)用于3線串行通信模式中。 在這種方式下復(fù)位及不影響以前的編程設(shè)置也不影響表7中的默認(rèn)編程設(shè)置。引腳 17 (A2), 18 (A1), Pin 19 (A0)在選擇串行模式時(shí)還有第二功能，后面有具體描述。14 to 19A5 toA0可編程寄存器的六位地址輸入。 與模擬地具有相同的電位。9, 10, 23, 24, 25, 73, 74, 79, 80DVDD連接數(shù)字電路電源輸入。引腳配置和功能描述圖1 管腳配置表1 引腳功能描述表引腳號(hào)記述功能描述1 to 8D7 to D0八位并行可編程數(shù)據(jù)輸入。AD9854的引腳與AD9852的單頻信號(hào)發(fā)生器模式相兼容。AD9854還有單腳輸入的常規(guī)FSK和改進(jìn)的斜率FSK輸出。AD9854的300M系統(tǒng)時(shí)鐘可以通過(guò)4X和20X可編程控制電路由較低的外部基準(zhǔn)時(shí)鐘得到。它還有兩個(gè)12位數(shù)字正交可編程幅度調(diào)制器，和通斷整形鍵控功能，并有一個(gè)非常好的可控方波輸出。如果不使用Q通道的正交功能，它還可以通過(guò)配置，由用戶編程控制D/A轉(zhuǎn)換。對(duì)于高階的PSK調(diào)制，可通過(guò)I/O接口改變相位控制字實(shí)現(xiàn)。通過(guò)內(nèi)部高速比較器正弦波轉(zhuǎn)換為方波輸出，可用作方便的時(shí)鐘發(fā)生器。輸出17位相位截?cái)啾ＷC了良好的無(wú)雜散動(dòng)態(tài)范圍指標(biāo)。在高穩(wěn)定度時(shí)鐘的驅(qū)動(dòng)下，AD9854將產(chǎn)生一高穩(wěn)定的頻率、相位、幅度可編程的正弦和余弦信號(hào)，作為本振用于通信，雷達(dá)等方面。測(cè)試和測(cè)量設(shè)備可編程時(shí)鐘發(fā)生器小型80腳LQFP 封裝應(yīng)用具有多路低功耗功能簡(jiǎn)易的控制接口： 可配置為10MHZ串行接口，2線或3線SPI兼容接口或100MHZ 8位并行可編程接口可自動(dòng)進(jìn)行雙向頻率掃描具有過(guò)渡FSK功能PSK功能可由I/O接口實(shí)現(xiàn)12位振幅調(diào)制和可編程的通斷整形鍵控功能兩個(gè)48位可編程頻率寄存器1 MHz) AOUT超高速比較器，3皮秒有效抖動(dòng)偏差可進(jìn)行頻移鍵控（FSK），二元相移鍵控（BPSK），相移鍵控（PSK），脈沖調(diào)頻（CHIRP），振幅調(diào)制（AM）操作AD9854特征300M內(nèi)部時(shí)鐘頻率正交的雙通道12位D/A轉(zhuǎn)換器外部動(dòng)態(tài)特性：80 dB無(wú)雜散動(dòng)態(tài)范圍（SFDR） 100 MHz (177。4倍到20倍可編程基準(zhǔn)時(shí)鐘乘法器兩個(gè)14位可編程相位補(bǔ)償寄存器單引腳FSK和BPSK數(shù)據(jù)輸入接口具有線性和非線性的脈沖調(diào)頻（FM CHIRP）功能，帶有引腳可控暫停功能在時(shí)鐘發(fā)生器模式下，有小于25 ps RMS抖動(dòng)偏差能夠?qū)π盘?hào)進(jìn)行sin(x)/x校正單輸入或差分輸入時(shí)鐘便攜式頻率特性分析儀應(yīng)用于雷達(dá)和掃頻系統(tǒng)的脈沖調(diào)頻信號(hào)源商業(yè)和業(yè)余的射頻（RF）發(fā)射機(jī)概述 AD9854數(shù)字合成器是高集成度的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器通過(guò)數(shù)字化編程可以輸出I、Q兩路合成信號(hào)。AD9854的DDS核具有48位的頻率分辨率（在300M系統(tǒng)時(shí)鐘下，頻率分辨率可達(dá)1uHZ）。AD9854允許輸出的信號(hào)頻率高達(dá)150MHZ，而數(shù)字調(diào)制輸出頻率可達(dá)100MHZ。器件有兩個(gè)14位相位寄存器和一個(gè)用作BPSK操作的引腳。具有改進(jìn)DDS結(jié)構(gòu)的12位I和Q通道D/A轉(zhuǎn)換器可以提供較大的帶寬并有較好的窄帶無(wú)雜散動(dòng)態(tài)范圍（SFDR）。當(dāng)配置高速比較器時(shí)，12位D/A輸出的方波可以用來(lái)做時(shí)鐘發(fā)生器。同時(shí)脈沖調(diào)制功能在寬帶掃頻中也有重要應(yīng)用。直接的300M時(shí)鐘也可以通過(guò)單端或差分輸入。 AD9854采用節(jié)省空間的80腳LQFP表面裝配封裝和改進(jìn)散熱的80腳LQFP封裝。AD9854的特定操作允許溫度是工業(yè)級(jí)范圍：40到85攝氏度。只用于并行可編程模式。11, 12, 26, 27, 28, 72, 75, 76, 77, 78DGND連接數(shù)字電路的回路地。13, 35, 57, 58, 63NC沒(méi)有內(nèi)部連接。 僅用于并行可編程模式。(17)A2/IO RESET串行通信總線的I/O允許復(fù)位端，由于編程協(xié)議的不成熟而沒(méi)有應(yīng)答信號(hào)產(chǎn)生。高電平時(shí)復(fù)位有效(18)A1/SDO單向串行數(shù)據(jù)輸出端。(19)A0/SDIO雙向串行數(shù)據(jù)輸入/輸出端。20I/O UD CLK雙向I/O更新時(shí)鐘。如果作為輸入端， 時(shí)鐘上升沿將I/O端口緩沖器的內(nèi)容傳送到可編程寄存器。21WR/SCLK寫(xiě)并行數(shù)據(jù)到I/O端口寄存器。 當(dāng)選擇并行模式時(shí)這個(gè)管腳復(fù)用為WR功能。22RD/CSRD/CSFSK/BPSK/HOLDSHAPED KEYINGAVDD AGNDVOUTVINP VINN IOUT1 IOUT1IOUT2 IO
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1