【正文】 過(guò)了早期的電子管、晶體管、小中規(guī)模集成電路，到大規(guī)模、超大規(guī)模集成電路（VLSIC）以及許多既有特定功能的專(zhuān)用集成電路的發(fā)展過(guò)程?？梢?jiàn)，頻率控制字K越大，相位累加器產(chǎn)生溢出的速度越快，輸出頻率也就越高。由于受到字長(zhǎng)的限制，相位累加器累加到一定值后，就會(huì)產(chǎn)生一次累加溢出，這樣波形存儲(chǔ)器的地址就會(huì)循環(huán)一次，輸出波形循環(huán)一周。波形存儲(chǔ)器的輸出數(shù)據(jù)送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅度值轉(zhuǎn)換成一定頻率的模擬信號(hào)，從而將波形重新合成出來(lái)。相位累加器的輸出與波形存儲(chǔ)器的地址線(xiàn)相連，相當(dāng)于對(duì)波形存儲(chǔ)器進(jìn)行查表，這樣就可以把存儲(chǔ)在波形存儲(chǔ)器中的信號(hào)抽樣值（二進(jìn)制編碼值）查出。相位累加器由加法器和寄存器級(jí)聯(lián)而成，它將寄存器的輸出反饋到加法器的輸入端實(shí)現(xiàn)累加的功能。DDS系統(tǒng)中的參考時(shí)鐘通常由一個(gè)高穩(wěn)定度的晶體振蕩器來(lái)產(chǎn)生，用來(lái)作為整個(gè)系統(tǒng)各個(gè)組成部分的同步時(shí)鐘。DDS電路一般由參考時(shí)鐘、相位累加器、波形存通濾波器（LPF）組成。只不過(guò)在DDS技術(shù)中，這個(gè)過(guò)程被顛倒過(guò)來(lái)了。奈圭斯特采樣定理是任何模擬信號(hào)進(jìn)行數(shù)字化處理的基礎(chǔ)，它描述的是一個(gè)帶限的模擬信號(hào)經(jīng)抽樣變成離散序列后可不可以由這些離散序列恢復(fù)出原始模擬信號(hào)的問(wèn)題。本課題的主要研究?jī)?nèi)容是參考直接數(shù)字頻率合成原理（DDS）技術(shù)[6]，利用Quartus II ，VHDL語(yǔ)言作為開(kāi)發(fā)語(yǔ)言，基于FPGA配合相應(yīng)外圍電路實(shí)現(xiàn)一個(gè)數(shù)字信號(hào)發(fā)生器，其電路結(jié)構(gòu)簡(jiǎn)單，容易擴(kuò)展，具有極大的靈活性和方便性，實(shí)現(xiàn)了產(chǎn)生頻率、幅度可調(diào)的正弦波、三角波、方波、鋸齒波信號(hào)的信號(hào)發(fā)生器。我國(guó)研制任意波形發(fā)生器是從上世紀(jì)90年代開(kāi)始的，近年來(lái)有一批本土廠(chǎng)商奮起直追，取得了可喜的成果。Tektronix公司的獨(dú)立結(jié)構(gòu)任意波形發(fā)生器AFG3000系列功能完善，人機(jī)界面友好，操作方便，可以以多種方式連接到PC機(jī)上，其最高采樣率能達(dá)到2GS/s，輸出正弦信號(hào)最高頻率為240MHz，任意波頻率最高能達(dá)到50MHz，并配備的強(qiáng)大的波形編輯軟件ArbExpress，用戶(hù)可以方便地創(chuàng)建和編輯自己的波形。從目前發(fā)展?fàn)顩r來(lái)看，國(guó)外數(shù)字信號(hào)發(fā)生器的研制和生產(chǎn)技術(shù)已經(jīng)較為成熟。 國(guó)內(nèi)外發(fā)展現(xiàn)狀采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲(chǔ)器的任意波形發(fā)生器[4]在一段時(shí)期內(nèi)曾得到廣泛的應(yīng)用，其取樣時(shí)鐘頻率較高且可調(diào)節(jié)，然而這種波形發(fā)生器對(duì)硬件要求比較高，需要高性能的鎖相環(huán)和截止頻率可調(diào)的低通濾波器，且頻率分辨率低，頻率切換速度較慢，已經(jīng)逐步退出市場(chǎng)。其中混和信號(hào)源主要輸出模擬波形；邏輯信號(hào)源輸出數(shù)字碼形。信號(hào)源主要給被測(cè)電路提供所需要的已知信號(hào)（各種波形），然后用其它儀表進(jìn)行測(cè)量的參數(shù)。凡是能產(chǎn)生測(cè)試信號(hào)的儀器，統(tǒng)稱(chēng)為信號(hào)源，也稱(chēng)為信號(hào)發(fā)生器，它用于產(chǎn)生被測(cè)電路所需特定參數(shù)的電測(cè)試信號(hào)。現(xiàn)場(chǎng)可編程門(mén)陣列器件具有容量大、運(yùn)算速度快、現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)，使得許多復(fù)雜的電路有了新的實(shí)現(xiàn)途徑，越來(lái)越被廣泛地應(yīng)用到實(shí)際系統(tǒng)中。傳統(tǒng)的波形發(fā)生器多采用模擬分立元件實(shí)現(xiàn)，產(chǎn)生的波形種類(lèi)要受到電路硬件的限制，體積大、靈活性和穩(wěn)定性也相對(duì)較差。特別是在通信系統(tǒng)的科研實(shí)驗(yàn)中，常常需要用到不同頻率和幅度的信號(hào)，如正弦波、三角波、方波和鋸齒波等。VHDL目 錄第一章 緒 論 1 背景與意義 1 國(guó)內(nèi)外發(fā)展現(xiàn)狀 1第二章 相關(guān)資料 3 DDS技術(shù) 3 FPGA簡(jiǎn)介 4 VHDL簡(jiǎn)介 5 QuartusⅡ簡(jiǎn)介 7第三章 系統(tǒng)硬件電路設(shè)計(jì) 9 數(shù)字信號(hào)發(fā)生器的系統(tǒng)組成 9 設(shè)計(jì)原理及要求 9 輸入部分 幅值和波形轉(zhuǎn)換部分 10 12 電源電路的設(shè)計(jì) 12 FPGA部分 12 D/A轉(zhuǎn)換部分 13 DAC0832轉(zhuǎn)換器簡(jiǎn)介 14 濾波電路 15第四章 系統(tǒng)軟件設(shè)計(jì) 16 16 數(shù)字信號(hào)發(fā)生器的軟件設(shè)計(jì) 16 17 主控制模塊 17 波形數(shù)據(jù)產(chǎn)生模塊 18結(jié)束語(yǔ) 22參考文獻(xiàn) 23附 錄 24基于FPGA的數(shù)字信號(hào)發(fā)生器設(shè)計(jì) 緒論第一章 緒 論 背景與意義在電子技術(shù)領(lǐng)域，常常需要波形、頻率、幅度都可調(diào)的電信號(hào)，用于產(chǎn)生這種電信號(hào)的電子儀器稱(chēng)作信號(hào)發(fā)生器。 FPGA。關(guān)鍵詞：直接數(shù)字頻率合成；數(shù)字波形發(fā)生器；FPGA；DDS；VHDLDesign Of FPGAbased Digital Signal GeneratorYang Chunjian(College of Physics Science and Information Engineering, Jishou University,Jishou Hunan 416000)AbstractDigital signal transmitter as a test facility is an important part of information processing system. In the production of a wide range of application of life. This content is designed by Altera, based on field programmable gate array (FPGA) design of digital signal generator, FPGA has a high density, low power consumption, small size, high reliability, can not have too much to consider wher designing specific hardware connection?；贔PGA的數(shù)字信號(hào)發(fā)生器設(shè)計(jì)摘 要數(shù)字信號(hào)發(fā)生器是數(shù)字信號(hào)處理中不可缺少的調(diào)試設(shè)備，在生產(chǎn)生活中的應(yīng)用非常廣泛。本文所設(shè)計(jì)的內(nèi)容就是基于Altera公司的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）實(shí)現(xiàn)數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)，F(xiàn)PGA具有密度高，功耗低，體積小，可靠性高等特點(diǎn)，設(shè)計(jì)時(shí)可以不必過(guò)多考慮具體硬件連接；本設(shè)計(jì)中應(yīng)用VHDL硬件描述語(yǔ)言進(jìn)行描述，使該數(shù)字信號(hào)發(fā)生器可以產(chǎn)生正弦波、方波、三角波、鋸齒波四個(gè)獨(dú)立的波形，并能對(duì)所產(chǎn)生的四種波形的頻率和幅度進(jìn)行調(diào)節(jié)。 the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of four independent,and is able to produce four waveforms by the frequency and amplitude adjustment.Key words：Direct Digital Frequency Synthesis；Digital Waveform Generator。DDS。信號(hào)發(fā)生器是一種常用的信號(hào)源，廣泛運(yùn)用于科學(xué)研究、生產(chǎn)實(shí)踐和教學(xué)試驗(yàn)等領(lǐng)域。作為一種為電子測(cè)量和計(jì)量提供電信號(hào)的設(shè)備，它和萬(wàn)用表、示波器、頻率計(jì)等儀器一樣，是最普通、最基本，也是運(yùn)用最廣泛的電子儀器之一，幾乎所有電參量的測(cè)量都需要用到信號(hào)發(fā)生器。近年來(lái)，以數(shù)字技術(shù)為基礎(chǔ)的數(shù)字信號(hào)發(fā)生器得到了飛速的發(fā)展，性能指標(biāo)都達(dá)到了一個(gè)新的水平。而且隨著當(dāng)今電子系統(tǒng)的越來(lái)越復(fù)雜，毫無(wú)疑問(wèn)，數(shù)字信號(hào)發(fā)生器正在成為模擬復(fù)雜信號(hào)的事實(shí)標(biāo)準(zhǔn)。信號(hào)源是根據(jù)用戶(hù)對(duì)其波形的命令來(lái)產(chǎn)生信號(hào)的電子儀器。信號(hào)源有很多種分類(lèi)方法，其中一種方法可分為混和信號(hào)源和邏輯信號(hào)源兩種。混和信號(hào)源又可分為函數(shù)信號(hào)發(fā)生器和任意波形/函數(shù)發(fā)生器，其中函數(shù)信號(hào)發(fā)生器輸出標(biāo)準(zhǔn)波形，如正弦波、方波等，任意波/函數(shù)發(fā)生器輸出用戶(hù)自定義的任意波形；邏輯信號(hào)發(fā)生器又可分為脈沖信號(hào)發(fā)生器和碼型發(fā)生器，其中脈沖信號(hào)發(fā)生器驅(qū)動(dòng)較小個(gè)數(shù)的的方波或脈沖波輸出，碼型發(fā)生器生成許多通道的數(shù)字碼型。目前市場(chǎng)上的數(shù)字信號(hào)發(fā)生器主要采用直接數(shù)字合成（Direct Digital Synthesuzer，DDS）技術(shù)，這種波形發(fā)生器不僅可以產(chǎn)生可變頻的載頻信號(hào)、各種調(diào)制信號(hào)，同時(shí)還能和計(jì)算機(jī)配合產(chǎn)生用戶(hù)自定義的有限帶寬的任意信號(hào)，可以為多領(lǐng)域的測(cè)試提供寬帶寬、高分辨率的測(cè)試信號(hào)。以安捷倫（Agilent）和泰克（Tektronix）為代表的國(guó)際電子測(cè)量?jī)x器公司在此領(lǐng)域進(jìn)行了卓有成效的研究和開(kāi)發(fā)，其產(chǎn)品無(wú)論在技術(shù)上還是市場(chǎng)占有率方面在國(guó)際上都享有盛譽(yù)，但其價(jià)格也相當(dāng)昂貴，高端型號(hào)每臺(tái)價(jià)格都在幾萬(wàn)美金左右，低端的也要幾萬(wàn)人民幣。最高輸出頻率500MHz。例如南京盛普科技電子有限公司的SPF120型信號(hào)發(fā)生器的主波輸出頻率達(dá)到了120MHz，任意波最高頻率為100KHz；北京普源精電科技有限公司（RIGOL）生產(chǎn)的DG1000/2000/3000系列任意波形發(fā)生器，在性能上已經(jīng)大略相當(dāng)于國(guó)外中低端產(chǎn)品。基于FPGA的數(shù)字信號(hào)發(fā)生器設(shè)計(jì) 相關(guān)資料第二章 相關(guān)資料 DDS技術(shù) DDS與大多數(shù)的數(shù)字信號(hào)處理技術(shù)一樣，它的基礎(chǔ)仍然是奈圭斯特采定理。奈圭斯特采樣定理告訴我們，當(dāng)抽樣頻率大于或者等于模擬信號(hào)最高頻率的兩倍時(shí)，可以由抽樣得到的離散序列無(wú)失真地恢復(fù)出原始模擬信號(hào)。DDS不是對(duì)模擬信號(hào)進(jìn)行抽樣，而是一個(gè)假定抽樣過(guò)程已經(jīng)發(fā)生且抽樣值已經(jīng)量化完成，如何通過(guò)某種方法把已經(jīng)量化的數(shù)值重建原始信號(hào)的問(wèn)題。 DDS基本結(jié)構(gòu)框圖其中，fc為參考時(shí)鐘頻率，K為頻率控制字，N為相位累加器位數(shù)，A為波形存儲(chǔ)器地址位數(shù)，D為波形存儲(chǔ)器的數(shù)據(jù)位字長(zhǎng)和D/A轉(zhuǎn)換器位數(shù)。頻率控制字（Frequency Control Word，F(xiàn)CW）實(shí)際上是二進(jìn)制編碼的相位增量值，它作為相位累加器的輸入。在每一個(gè)時(shí)鐘脈沖fc，相位累加器把頻率字K累加一次，累加器的輸出相應(yīng)增加一個(gè)步長(zhǎng)的相位增量，由此可以看出，相位累加器的輸出數(shù)據(jù)實(shí)質(zhì)上是以K為步長(zhǎng)的線(xiàn)性遞增序列（在相位累加器產(chǎn)生溢出以前），它反映了合成信號(hào)的相位信息。在系統(tǒng)時(shí)鐘脈沖的作用下，相位累加器不停的累加，即不停的查表。若波形存儲(chǔ)器中存放的是正弦波幅度量化數(shù)據(jù)，那么D/A轉(zhuǎn)換器的輸出是近似正弦波的階梯波，還需要后級(jí)的低通平滑濾波器進(jìn)一步抑制不必要的雜波就可以得到頻譜比較純凈的正弦波信號(hào)。相位累加器的溢出頻率即為合成信號(hào)的頻率。故改變頻率字（即相位增量），就可以改變相位累加器的溢出時(shí)間，在參考頻率不變的條件下就可以改變輸出信號(hào)的頻率。但是，隨著為電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠(chǎng)商來(lái)獨(dú)立承擔(dān)。CPLD是復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）的簡(jiǎn)稱(chēng)，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array）的簡(jiǎn)稱(chēng)。不同廠(chǎng)家對(duì)可編程邏輯器件的叫法也不盡相同。早期的可編程邏輯器件都屬于低密度PLD（Pr