【正文】 ic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。隨著EDA技術(shù)的深入發(fā)展，基于硬件描述語言的方法將有取代傳統(tǒng)手工設(shè)計(jì)方法的趨勢。以自頂向下的設(shè)計(jì)方法，使硬件設(shè)計(jì)軟件化，擺脫了傳統(tǒng)手工設(shè)計(jì)的眾多缺點(diǎn)。傳統(tǒng)設(shè)計(jì)應(yīng)用分立元件或通用數(shù)字電路芯片，設(shè)計(jì)周期長，花費(fèi)大，而且往往局部功能優(yōu)化，而整體功能較差。EDA技術(shù)的推廣是當(dāng)今世界的一個(gè)技術(shù)熱點(diǎn)。EDA技術(shù)的發(fā)展和推廣應(yīng)用極大地推動(dòng)了電子工業(yè)的發(fā)展，隨著EDA技術(shù)的發(fā)展，硬件電子電路的設(shè)計(jì)幾乎全部可以依靠計(jì)算機(jī)來完成。【Key words】：FPGA EDA Six kinds of waveform緒論EDA（electronic design automation,電子設(shè)計(jì)自動(dòng)化）技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)。 Design work is to use programming on the way to carry out the function of the system described in the EDA tools with the help of the appropriate application of the programmable devices, designed to achieve the final result?！娟P(guān)鍵詞】：FPGA EDA 六種波形Design and implementation of multiple functions wave generator based on FPGAAbstractEDA application of technology to plete an electronic product design to FPGA chip integrated in a production or electronic detection function in usually used in signal generator。設(shè)計(jì)的工作是利用編程的方式來進(jìn)行對(duì)系統(tǒng)的功能的描述,在EDA工具的幫助下，應(yīng)用相應(yīng)的可編程器件，實(shí)現(xiàn)設(shè)計(jì)的最終結(jié)果。目 錄緒論 51 EDA技術(shù)簡介 6 EDA的論述 6 EDA的開發(fā)流程 6 EDA常用的開發(fā)工具 72 波形發(fā)生器的硬件設(shè)計(jì) 8 8…………………………………………………...…..9 FPGA芯片的介紹……………….……………………………………………..9 D/A模塊轉(zhuǎn)換介紹 93波形發(fā)生器的軟件設(shè)計(jì) 10 11 11 11 12 …………………………………………………13 …………………………………………………14 ……………………………………………………15 ……………………………………………………16 …………………………..……………………………………………….164 波形發(fā)生器的調(diào)試與運(yùn)行…………………………………………………………….17 ……………….………………………………………………..17……………………………………………….……………...….20 管腳分配….……………………………………………………………...….20 下載…………….……………………………………………...…………….20結(jié)論 21參考文獻(xiàn) 22附錄……………………………………………………………………………………….22致謝 23插圖索引圖1查找表結(jié)構(gòu)原理圖 6圖2 FPGA的流程圖 7圖3波形發(fā)生器的結(jié)構(gòu) 8圖4芯片0832的內(nèi)部結(jié)構(gòu)圖 9圖5波形發(fā)生器的軟件模塊 10圖6遞增斜波仿真圖 17圖7遞減斜波仿真圖 18圖8三角波仿真圖……………………………………………………………………….18圖9階臺(tái)波仿真圖……………………………………………………………………….18圖10正弦波仿真圖 .19圖11方波仿真圖 ……………………………………………………………………….19基于FPGA的多功能波形發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)摘 要應(yīng)用EDA技術(shù)完成一個(gè)電子產(chǎn)品的設(shè)計(jì), 以 FPGA芯片中集成一個(gè)在電子生產(chǎn)或檢測中通常用到波形發(fā)生器。在MAX+PLUSⅡ軟件開發(fā)平臺(tái),輸入原理圖或硬件描述語言HDL完成的設(shè)計(jì)文件,系統(tǒng)將自動(dòng)地完成邏輯編譯、綜合、仿真、目標(biāo)芯片的適配編譯、下載等的工作。使常用到的波形發(fā)生器微型化,設(shè)計(jì)簡單化,使用簡單化。 MAX+PLUSⅡ in the software development platform for the importation of schematic or hardware description language HDL design document pleted, the system will automatically pile the pletion of logic, integrated, simulation, the goal of the chips fit to pile, download, and so on。 Used to make the microfunction signal generator, simple design, simple to use。它提供了基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)方法。這樣就大大縮短了硬件電子電路設(shè)計(jì)的周期從而使制造商可以快速開發(fā)出品種多批量小的產(chǎn)品，以滿足市的眾多需求。EDA技術(shù)是現(xiàn)代電子工業(yè)中不可缺少的一項(xiàng)技術(shù)。EDA 以計(jì)算機(jī)為平臺(tái)，根據(jù)硬件描述語言，如VHDL，自動(dòng)地完成邏輯編譯、化簡分割、綜合及優(yōu)化，布局布線，仿真直至對(duì)特定目標(biāo)芯片的適配編譯，邏輯映射和編程下載等工作。其方法簡單，頻率穩(wěn)定度高，易于程控。嘗試用VHDL設(shè)計(jì)來產(chǎn)生正弦波，其頻率切換非常便捷，調(diào)試、修改也非常節(jié)省時(shí)間。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。它與分立元件相比,具有速度快、容量大、功耗小和可靠性高等優(yōu)點(diǎn)。不久的將來將全部取代分立數(shù)字元件，目前一些數(shù)字集成電路生產(chǎn)廠商已經(jīng)停止了分立數(shù)字集成電路的生產(chǎn)。因此，F(xiàn)PGA技術(shù)的應(yīng)用前景非常廣闊。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（Top to Down）和基于庫（LibraryBased）的設(shè)計(jì)的特點(diǎn)，因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。波形發(fā)生器在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng)加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器。（2）可以由晶體管、運(yùn)放IC等通用器件制作，更多的則是用專門的波形發(fā)生器IC產(chǎn)生。（3）利用單片集成芯片的波形發(fā)生器：能產(chǎn)生多種波形，達(dá)到較高的頻率，且易于調(diào)試。此波形發(fā)生器頻率高、精度好，因此它被稱為高頻精密波形發(fā)生器IC。1. EDA技術(shù)簡介 EDA的論述EDA（Electronic design automation）即電子設(shè)計(jì)自動(dòng)化，它是近幾年來迅速發(fā)展起來的將計(jì)算機(jī)軟件。微電子技術(shù)交叉運(yùn)用的現(xiàn)代電子學(xué)科,是20世紀(jì)90年代從CAD。CAT和CAE的概念發(fā)展而來的。以EDA軟件工具為開發(fā)環(huán)境。以ASIC為實(shí)現(xiàn)載體的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程?；啞＞C合及優(yōu)化。仿真。邏輯映射和編程下載等工作。盡管目標(biāo)系統(tǒng)是硬件,但整個(gè)設(shè)計(jì)和修改過程如同完成軟件設(shè)計(jì)一樣方便和高效。在這設(shè)計(jì)中是基于MAX+PLUSⅡ?yàn)镋DA的開發(fā)工具,以ALTERA生產(chǎn)的FPGA為核心芯片，采用康草科技的產(chǎn)品作為核心板，用這兩者作為我們的橋梁,滿足開發(fā)的需求。目前我們的要求集成電路的集成度超來超高,由于需求的推使,經(jīng)歷了PLA。GAL至現(xiàn)在的FPGA。因?yàn)樯婕暗降拿嬉卜浅V,在此只對(duì)用到的FPGA作簡要的說明?？删幊蘄/O單元?？删幊踢壿媺K是FPGA的主體,可以根據(jù)設(shè)計(jì)靈活改變其內(nèi)部的連接,完成不同的邏輯功能?？删幊虄?nèi)部連線資源是連通FPGA內(nèi)部所有單元,連線的長度和工藝決定著信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速度。查找表結(jié)構(gòu)的FPGA用得相當(dāng)?shù)亩?所以就以它的邏輯實(shí)現(xiàn)原理為例，如下圖所示 圖1 查找表結(jié)構(gòu)原理圖A,B,C,D由FPGA芯片的管腳輸入后進(jìn)入可編程連線，然后作為地址線連到查找表LUT，LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實(shí)現(xiàn)了。時(shí)鐘信號(hào)CLK由I/O腳輸入后進(jìn)入芯片內(nèi)部的時(shí)鐘專用通道，直接連接到觸發(fā)器的時(shí)鐘端。1所示電路的功能。 EDA的開發(fā)流程做每一個(gè)工程跟畫畫一樣，我們先要有準(zhǔn)備好作畫時(shí)的工具,比如紙、筆、墨。在做每一個(gè)工程,在它的開發(fā)前都是要先了解它要用到哪些工具,它的基本的開發(fā)流程，它具體要經(jīng)過哪些過程，這樣在做工程時(shí)才不會(huì)亂作一團(tuán)忙忙碌碌而無所獲。接下來就到我們策劃了。建立工程是每個(gè)項(xiàng)目是著手做的第一步, MAX+PLUSⅡ以工程單元對(duì)設(shè)計(jì)過程進(jìn)行管理。采用ALTERA公司提供的各種功能模塊。如果采用這些功能模塊將節(jié)省你許多寶貴的開發(fā)時(shí)間，帶來事半功倍的效果。將各個(gè)功能模塊用線連起來，這個(gè)過程就像PROTEL連結(jié)各電器元件，把各個(gè)芯片連接起來，組成系統(tǒng)。這一步的主要工作是：選擇芯片型號(hào)，為頂層圖的各個(gè)輸入輸出信號(hào)分配芯片的管腳，設(shè)置編譯選項(xiàng)，目的是讓編譯器知道更多更好的信息。綜合邏輯以及布線等步驟。如果設(shè)計(jì)出錯(cuò)了，系統(tǒng)就會(huì)有相應(yīng)的提示，那么就要根據(jù)提示進(jìn)行改正，直到編譯成功。對(duì)于復(fù)雜的設(shè)計(jì),工程編譯了以后可以用MAX+PLUSⅡ的仿真功能或其它仿真軟件(如MODELSIM)對(duì)設(shè)計(jì)反復(fù)進(jìn)行仿真的驗(yàn)證,直到滿足要求。EDA工具大致可以分為如下5個(gè)模塊：