基于fpga的多功能函數(shù)信號(hào)發(fā)生器-展示頁
2024-10-28 14:33本頁面
【正文】 中產(chǎn)生 ,產(chǎn)生的都是數(shù)字信號(hào) ,在時(shí)鐘的控制下控制程序?qū)Σㄐ螖?shù)據(jù)存儲(chǔ)器進(jìn)行尋址，由存儲(chǔ)器輸出 8位波形數(shù)據(jù)， 這樣周而復(fù)始地工作。 設(shè)計(jì)方案框圖 函數(shù)發(fā)生器的硬件設(shè)計(jì) ? 波形發(fā)生器制作過程中用到的硬件有 : 12V的電源、ALTERA公司生產(chǎn)的 FPGA芯片，和以這個(gè)目標(biāo)芯片為核心的核心板，核心板上有穩(wěn)壓管及其供電系統(tǒng)、 50MHZ的晶振。在該方案中通過 FPGA控制 DAC并直接向DAC發(fā)送數(shù)據(jù)，這樣就提高了所需波形的頻率并繞過了通用存儲(chǔ)器讀取速度慢的特點(diǎn)，再加上外部的開關(guān)按鈕就能夠簡單控制波形切換與頻率選擇。 設(shè)輸出信號(hào)的頻率為 fo， N位累加器的高 L位（ L=N）作為存儲(chǔ)器的地址位， 則有以下相關(guān)參數(shù)關(guān)系式： 可見，時(shí)鐘頻率 fc給定后： ?輸出信號(hào)的頻率取決于頻率控制字 K ?頻率分辨率取決于累加器位數(shù) N ?相位分辨率取決于波形存儲(chǔ)器的地址線位數(shù)L ?幅度量化噪聲取決于波形存儲(chǔ)器的數(shù)據(jù)位字長 D和 D/A轉(zhuǎn)換器的位數(shù) 這樣合成信號(hào)的 3個(gè)參量（ 頻率、相位和幅度 ）便均可由數(shù)字信號(hào)精確控制，從而達(dá)到了全數(shù)字化合成的目的！ DDS的優(yōu)點(diǎn) DDS具有眾多突出優(yōu)點(diǎn)：極高的頻率穩(wěn)定度，極高的頻率分辨率，超高速的頻率轉(zhuǎn)換時(shí)間，變頻相位連續(xù)，相位噪聲低，全數(shù)字自動(dòng)化控制，可以合成任何波形，集成度高，容易實(shí)現(xiàn)小型化。 ? 波形數(shù)據(jù)存儲(chǔ)器的點(diǎn)數(shù)最長為： 2L； ? 累加器最小相位增量： δ=2π/2N； ? 輸出信號(hào)頻率： fo=Kfc/2N。 ?DDS的工作原理是 ： ?相位累加器根據(jù)參考時(shí)鐘 fc以頻率控制字 K進(jìn)行累加 ?將所得 N位的二進(jìn)制代碼，加上相位控制字P和波形控制字 W，取其高 L位作為 ROM的地址 ?將地址的相應(yīng)數(shù)據(jù)信號(hào)通過 D位的 D/A轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換 ?再將模擬信號(hào)通過低通濾波器平滑之后即是所合成的波形信號(hào)。 本設(shè)計(jì)特色： DDS技術(shù) DDS的技術(shù)及其原理 ?DDS的核心是建立在采樣定理的基礎(chǔ)上，首先要對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲(chǔ)器作為數(shù)據(jù)表，然后再通過查表將數(shù)據(jù)讀出，經(jīng)過 D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量，把存入的數(shù)據(jù)重新合成出來。 FPGA ?FPGA是英文 Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、 GAL、 EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。此波形發(fā)生器頻率高、精度好，因此它被稱為高頻精密波形發(fā)生器 IC。 ? （ 3）利用單片集成芯片的波形發(fā)生器：能產(chǎn)生多種波形，達(dá)到較高的頻率，且易于調(diào)試。 ? （ 2）可以由晶體管、運(yùn)放 IC等通用器件制作，更多的則是用專門的波形發(fā)生器 IC產(chǎn)生。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng)加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器?；?FPGA的任意波形 信號(hào)發(fā)生器 海飛 陳海巍 陶志穎
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1