【正文】 中產(chǎn)生 ,產(chǎn)生的都是數(shù)字信號 ,在時鐘的控制下控制程序?qū)Σㄐ螖?shù)據(jù)存儲器進(jìn)行尋址，由存儲器輸出 8位波形數(shù)據(jù)， 這樣周而復(fù)始地工作。此波形發(fā)生器頻率高、精度好，因此它被稱為高頻精密波形發(fā)生器 IC。鑒于此，美國馬克西姆公司開發(fā)了新一代波形發(fā)生器，它克服了（ 2）中芯片的缺點(diǎn)，可以達(dá)到更高的技術(shù)指標(biāo)，是上述芯片望塵莫及的。此外所有 IO配置管腳通過插針引出，下載設(shè)計(jì)到目標(biāo)芯片時用到的并口下載數(shù)據(jù)線；還用到選擇波形、頻率調(diào)節(jié)以及相位調(diào)節(jié)的按鈕。 DAC0832的內(nèi)部包括兩個 8位寄存器、 1個 8位轉(zhuǎn)換器和相應(yīng)輔助電路。圖四為數(shù)據(jù)轉(zhuǎn)換電路原理圖。 f:in std_logic_vector(23 downto 0)。 USE 。 en:out std_logic。 END ARCHITECTURE behave。我們要注重自己在這方面的能力。 q=selamp。 USE .ALL。 END PROCESS。 CONTENT BEGIN 000： 255； 001： 254； 002： 252； 003：249； 004： 245； 005： 239； 006： 233； 007：225； …… 頻率控制程序（相位累加器） LIBRARY IEEE。這里我們用 AD公司的OP07進(jìn)行 I/V轉(zhuǎn)換。它由NSC公司（ National Semiconductor Corporation）所生產(chǎn)，采用低功耗的CMOS工藝制成。 設(shè)計(jì)方案 ? 該方案采用 FPGA作為中心控制邏輯，由于其具有高速和邏輯單元數(shù)多的特點(diǎn)，因此可以由 FPGA、DAC和 I/V運(yùn)放直接構(gòu)成信號源發(fā)生器的最小系統(tǒng)。 現(xiàn)在波形發(fā)生器的實(shí)現(xiàn)方法通常有以下幾種： ? （ 1）用分立元件組成的波形發(fā)生器：通常是單一波形發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調(diào)試。 本設(shè)計(jì)特色： DDS技術(shù) DDS的技術(shù)及其原理 ?DDS的核心是建立在采樣定理的基礎(chǔ)上，首先要對需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲器作為數(shù)據(jù)表，然后再通過查表將數(shù)據(jù)讀出，經(jīng)過 D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量，把存入的數(shù)據(jù)重新合成出來。 ? FPGA芯片（數(shù)據(jù)產(chǎn)生） ? 在本次設(shè)計(jì)方案中， FPGA芯片采用 ALTERA公司生產(chǎn)的EPF10K10TC1444型芯片。 DAC0832內(nèi)部有兩個寄存器，能實(shí)現(xiàn)雙緩沖、單緩沖和直通三種工作方式。可以對 D/A芯片進(jìn)行零點(diǎn)補(bǔ)償。 BEGIN PROCESS(clk) BEGIN if clk39。 ARCHITECTURE behave OF pcontrol IS signal q1: std_logic_vector(23 downto 0)。139?？梢怨?jié)去傳統(tǒng)的煩瑣的硬件設(shè)計(jì)和硬件組合。 ? 應(yīng)用 EDA技術(shù)完成波形發(fā)生器的設(shè)計(jì)，設(shè)計(jì)簡單。139。 q=q1(23 downto 18)。139。而由 D／ A轉(zhuǎn)換器可知，DAC0832的分辨率是 8位，這