【正文】 49H47H46H B. 61H69H67H66H C. 31H39H39H39H D. 51H59H57H56H23. 一個(gè)完整的計(jì)算機(jī)系統(tǒng)通常應(yīng)包括（ ）。A. 有 B. 無(wú)21. 二進(jìn)制數(shù)11101110B轉(zhuǎn)換為BCD碼為（ ）。D. 超出了運(yùn)算器的取值范圍。A. 無(wú)窮大B. 超出了計(jì)算機(jī)內(nèi)存儲(chǔ)單元所能存儲(chǔ)的數(shù)值范圍。A. —58H B.—28H C.—40，該數(shù)的真值為（ ）。A. B. C. （ ）。A. 00000110B B. 01001111B C. 01111001B14. —89的八位二進(jìn)制補(bǔ)碼為（ ）。A. 0FEH250D37Q01111111B B. 250D0FEH371Q01111111B C. 371Q0FEH250D01111111B D. 01111111B0FEH250D371Q11．帶符號(hào)的八位二進(jìn)制補(bǔ)碼的表示范圍是( ).A. －127～+127 B.－32768～+32768 C. －128～+127 D. －32768～+3276712. 十進(jìn)制負(fù)數(shù)—61的八位二進(jìn)制原碼是（ ）。 9．設(shè)(123)16=（X）8=（Y）2，其中下表分別表示十六進(jìn)制，八進(jìn)制，二進(jìn)制，則X和Y因?yàn)椋? ）。 （ ）。 5．計(jì)算機(jī)中存儲(chǔ)數(shù)據(jù)的最小單位是二進(jìn)制的（ ）。A．巴貝奇 ?諾依曼 3．目前制造計(jì)算機(jī)所采用的電子器件是( )。第1章 計(jì)算機(jī)基礎(chǔ) 單項(xiàng)選擇題1．從第一代電子計(jì)算機(jī)到第四代計(jì)算機(jī)的體系結(jié)構(gòu)都是相同的，都是由運(yùn)算器、控制器、存儲(chǔ)器以及輸入輸出設(shè)備組成的，稱(chēng)為（）體系結(jié)構(gòu)。Ａ．艾倫?圖靈　?。拢_伯特?諾依斯　?。茫葼?蓋茨　　Ｄ．馮?諾依曼２．電子計(jì)算機(jī)從問(wèn)世到現(xiàn)在都遵循“存儲(chǔ)程序”的概念，最早提出它的是（ ）。A．晶體管 4．計(jì)算機(jī)之所以能自動(dòng)連續(xù)進(jìn)行數(shù)據(jù)處理，其主要原因是( )。（比特） 6．一個(gè)字節(jié)包含（ ）個(gè)二進(jìn)制位。A. 44EH B. 75FH C. 54FH D. 65EH（ ）。=246, Y=010101110 =443, Y=100100011 =173, Y=01111011 =315,Y=110011010．下面是四個(gè)無(wú)符號(hào)數(shù)的大小順序，正確的比較式是（ ）。A. 00101111B B. 00111101B C. 01111001B D. 10111101B+121的八位二進(jìn)制反碼是（ ）。 A. B9H B. 89H C. 10100111B D. 00100111B15． （ ）。A. 01H B.—1 C. 128 17．?dāng)?shù)D8H被看做是用補(bǔ)碼表示的符號(hào)數(shù)十，該數(shù)的真值為（ ）。A. ＋30H B. －28H C. －40（ ）。C. 超出了該指令所指定的結(jié)果單元所能存儲(chǔ)的數(shù)值范圍。20． 兩個(gè)十六進(jìn)制補(bǔ)碼數(shù)進(jìn)行運(yùn)算3AH+B7H，其運(yùn)算結(jié)果（ ）溢出。A. 001000110011B B. 001001010010B C. 001000111000B D. 001000110010B22． 鍵盤(pán)輸入1999時(shí)，實(shí)際運(yùn)行的ASCⅡ碼是（ ）。A. 系統(tǒng)軟件和應(yīng)用軟件 B. 計(jì)算機(jī)及其外圍設(shè)備 C. 硬件系統(tǒng)和軟件系統(tǒng) D. 系統(tǒng)硬件和系統(tǒng)軟件24． 通常所說(shuō)的“裸機(jī)”指的是（ ）。A. 每秒鐘處理百萬(wàn)個(gè)字符 B. 每分鐘處理百萬(wàn)個(gè)字符C. 每秒鐘執(zhí)行百萬(wàn)條指令 D. 每分鐘執(zhí)行百萬(wàn)條指令26. 通常所說(shuō)的32位機(jī)，指的是這種計(jì)算機(jī)的CPU（ ）。A. 算術(shù)運(yùn)算 B. 邏輯運(yùn)算 C. 算術(shù)和邏輯運(yùn)算 D. 函數(shù)運(yùn)算28. 在一般微處理器中包含有（ ）。A. 用戶(hù)編制的高級(jí)語(yǔ)言包程序 B. 用戶(hù)編制的匯編語(yǔ)言程序C. 系統(tǒng)程序 D. 由二進(jìn)制碼組成的機(jī)器指令30. 構(gòu)成違紀(jì)的主要部件除CPU、系統(tǒng)總線(xiàn) 、I/O接口外，還有（ ）。A. 32位長(zhǎng)的數(shù)據(jù)B. CPU數(shù)據(jù)總線(xiàn)餓寬度C. 計(jì)算機(jī)內(nèi)部一次可以處理的二進(jìn)制數(shù)碼的位數(shù)D. CPU地址總線(xiàn)的寬度 判斷題1． 匯編語(yǔ)言就是機(jī)器語(yǔ)言。（ ）3． 計(jì)算機(jī)中所有數(shù)據(jù)都是以二進(jìn)制形式存放的。（ ）5． 補(bǔ)碼的求法是：正數(shù)的補(bǔ)碼等于原碼，負(fù)數(shù)的補(bǔ)碼是原碼連同符號(hào)位一起求反加1（ ）6． 無(wú)論是什么違紀(jì)，其CPU都具有相同的機(jī)器指令。（ ）8． 十進(jìn)制數(shù)378轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)1710H。 （ ）10． 二進(jìn)制數(shù)10111101111B轉(zhuǎn)換成十六進(jìn)制數(shù)時(shí)FE5H。 （ ）1． 馮?諾依曼原理的基本思想是（1）和（2）。4．計(jì)算機(jī)中所謂三總線(xiàn)包括（1）、（2）和（3）。地址總線(xiàn)用于傳輸 （3） 信息，其特點(diǎn)是 （4） 。6．計(jì)算機(jī)的軟件可以分成兩大類(lèi)，即 （1） 和 （2）。8．在計(jì)算機(jī)內(nèi)部，所有信息的存取、處理、傳送都是以 （1） 形式進(jìn)行的。10．一個(gè)8位二進(jìn)制補(bǔ)碼數(shù)10010011B等值擴(kuò)展為16位二進(jìn)制數(shù)后，其機(jī)器數(shù)為 （1） 。12．設(shè)機(jī)器字長(zhǎng)為8 位，已知X=1，則[X]原= （1） ，[X]反= (2) , [X]補(bǔ)= （3） 。13．將十進(jìn)制整數(shù)4120分別轉(zhuǎn)換為相對(duì)應(yīng)的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。=107，Y=+74。15．若X=128，Y=1，機(jī)器字長(zhǎng)為16位，求：[X]補(bǔ)= （1） 。16．、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。17．，,，結(jié)果分別為 （1） ， （2） ， （3） 。19．有一個(gè)16位的二進(jìn)制數(shù)0100 0001 0110 0011B，與它等值的十進(jìn)制數(shù)是 （1） ，如果是壓縮BCD碼表示的數(shù)是 （2） 。 （1） 。如果某CPU的數(shù)據(jù)總線(xiàn)與地址總線(xiàn)采用同一組信號(hào)線(xiàn)，可以采用什么方法將地址總線(xiàn)分離出來(lái)。、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。，小數(shù)保留四位。、反碼、補(bǔ)碼的規(guī)則。溢出為運(yùn)算結(jié)果超出了所能表示的數(shù)據(jù)范圍，數(shù)據(jù)侵占了符號(hào)位。[解]判斷溢出的方法可以有兩種：1)雙進(jìn)位法：2個(gè)進(jìn)位位分別為次高位向最高位的進(jìn)位和最高位向進(jìn)位位的進(jìn)位。如果兩個(gè)進(jìn)位中1個(gè)有進(jìn)位而另1個(gè)無(wú)進(jìn)位則一定有溢出。異號(hào)相加無(wú)溢出，異號(hào)相減時(shí)結(jié)果符號(hào)與減數(shù)符號(hào)相同有溢出，相反則無(wú)溢出。執(zhí)行單元負(fù)責(zé)完成指令的執(zhí)行工作，總線(xiàn)接口單元負(fù)責(zé)完成預(yù)取指令和數(shù)據(jù)傳輸?shù)墓ぷ?。這種結(jié)構(gòu)的優(yōu)點(diǎn)為可疑實(shí)現(xiàn)流水作業(yè)，在執(zhí)行指令同時(shí)取下一條指令，提高了微處理器的工作效率。每個(gè)寄存器具有各自的特點(diǎn)，比如： 1)4個(gè)數(shù)據(jù)寄存器具有雙重性， 可以存儲(chǔ)十六位數(shù)據(jù)（AX、BX、CX、DX），也可以拆成8個(gè)八位寄存器（AL、AH、BL、BH、CL、CH、DL、DH）進(jìn)行八位運(yùn)算。 3）16位的指令指針寄存器IP是專(zhuān)為微處理器使用，不能通過(guò)指令進(jìn)行訪問(wèn)。 4）只有BX、BP、SI、DI可以作訪問(wèn)內(nèi)存單元的地址指令。 2）8086/8088未處理其具有兩種功能工作模式：最小工作模式和最大工作模式。 最大工作模式：即為構(gòu)成多處理器的復(fù)雜系統(tǒng)。在此種工作模式下，部分控制信號(hào)線(xiàn)是由8288總線(xiàn)控制器提供，而不是由8086/8088CPU直接提供全部信號(hào)線(xiàn)。 3)8086/8088為40引腳DIP芯片，其中部分引腳采用了服用技術(shù)，包括：分時(shí)復(fù)用（即在一些時(shí)刻提供一種信息，而在另一時(shí)刻提供另一種信息）和分狀態(tài)復(fù)用（即輸入與輸出定義不同、高電平與低電平定義不同、不同模式下定義不同）等。另外，8086/8088中有部分引腳定義不同。值得注意的是，如何獲得存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)、IO讀、IO寫(xiě)等信息，如圖21所示。1）所有的數(shù)據(jù)以字節(jié)形式存放在存儲(chǔ)單元中，每一個(gè)單元軍戰(zhàn)一個(gè)地址，但是任何兩個(gè)相鄰字節(jié)都可以構(gòu)成一個(gè)字（word），占用兩個(gè)地址。一個(gè)16位字中低8位數(shù)據(jù)存在較小地址的單元中，而高8位數(shù)據(jù)存在地址較高的的單元中。3)在軟件中8086/8088對(duì)存儲(chǔ)器采用分段描述的方法，即將整個(gè)存儲(chǔ)區(qū)劃分很多的段，每一個(gè)段的大小可各不相同，單均≤64KB，各段之間可以是緊密連接、可以是部分或完全重疊、也可以是不相關(guān)，每個(gè)存儲(chǔ)單元可用不惟一的邏輯地址描述（段基值：偏移量）。5）8086的存儲(chǔ)器為能滿(mǎn)足即可以16位操作又可以8位操作，采用奇、偶兩個(gè)存儲(chǔ)體的結(jié)構(gòu)。堆棧操作的原則是后進(jìn)先出。2）數(shù)據(jù)進(jìn)棧操作（PUSH指令）。處理器的周期狀態(tài)可以分為三種：始終周期（是處理器完成一個(gè)微操作所需的時(shí)間，也就是處理器的基本時(shí)間計(jì)量單位）、總線(xiàn)周期（是處理器完成一個(gè)基本操作所用的時(shí)間）和指令周期（是處理器執(zhí)行一條指令所需的時(shí)間）。，錯(cuò)誤敘述是（?。?，說(shuō)明( )。 （ ）。 7. 8086/8088CPU的地址總線(xiàn)寬度為20位，它對(duì)I/O接口的尋址范圍為（ ） ，是由（ ）組成的。 （ ）個(gè)8位寄存器。 （ ）位。 （ ）個(gè)16位的段寄存器。（ ）組成。 B. 4字節(jié)移位寄存器 D. 8字節(jié)移位寄存器（ ）的作用。 ，每個(gè)邏輯段的存儲(chǔ)單元數(shù)最多為（ ）。+偏移地址 +偏移地址16H+偏移地址 10+偏移地址，確定下一條指令的物理地址應(yīng)為( ).16+IP 16+SI 16+SP 16+DI23. 8086/8088CPU上電和復(fù)位后，下列寄存器的值正確的為（ ）。 ，某存儲(chǔ)單元的物理地址為24680H,與其不對(duì)應(yīng)的邏輯地址為（ ）。 ：2300H處，問(wèn)該8位數(shù)據(jù)存放單元的物理地址是（ ）。:000EH :00DEH :0CDEH :0CDEH、地址中對(duì)應(yīng)不同的物理弟子的是（?。?0340H :0140H :0740H :0740H（ ）。 （ ）時(shí)刻。 , T3 , T3, T4=0時(shí)，應(yīng)在（ ）插入等待周期T w。 （ ）。 =0，地址線(xiàn)A0=1，將實(shí)現(xiàn)（ ）。 ，需要（ ）片8286數(shù)據(jù)總線(xiàn)收發(fā)器。 ，控制線(xiàn)RD非和WR非得作用是（ ）。 ，控制線(xiàn)ALE的作用是（ ）。，可屏蔽中斷請(qǐng)求的控制線(xiàn)是（ ）. ，可品比中斷響應(yīng)的控制線(xiàn)是 （ ）。 ，與DMA操作有關(guān)的控制線(xiàn)是 （ ）。 ，控制線(xiàn)M/IO非應(yīng)輸出（ ）。 （ ）個(gè)字節(jié)I/O端口。=0，WR非=0 =0,WR非=1=1，WR非=0 =1,WR非=1，有 ( )。 ，棧區(qū)指針的變化為（ ）。、SP內(nèi)容不變 、SP內(nèi)容減SP內(nèi)容加2 1. 8086CPU中包含了寄存器和存儲(chǔ)器。（ ）3. 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中不可缺少的部分。（ ）5. 8086/8088CPU為16位處理器，一次可并行傳送8位或16位二進(jìn)制信息。（ ）7. 8086CPU的數(shù)據(jù)總線(xiàn)和地址總線(xiàn)都市32位。（ ）9. 8086/8088CPU內(nèi)部分為2個(gè)功能模塊：執(zhí)行單元EU和總線(xiàn)接口單元BIU。( )11. 8086CPU的BIU直接經(jīng)外部總線(xiàn)讀取數(shù)據(jù)。（ ）13. 8086/8088CPU在執(zhí)行轉(zhuǎn)移指令時(shí)，指令隊(duì)列中的原內(nèi)容不變。（?。?5. 8086/8088CPU的BIU中包含有一個(gè)16位的地址加法器。（ ）17. 8086/8088CPU中為用戶(hù)提供了14個(gè)十六位的可對(duì)俄的寄存器。（ ）19. 8086/8088系統(tǒng)中，用戶(hù)可以通過(guò)指令改變指令指針I(yè)P的內(nèi)容。（ ）21. 在8086/8088CPU中，當(dāng)兩數(shù)的運(yùn)算結(jié)果為零時(shí)，狀態(tài)標(biāo)志位ZF=0。（ ）23. 在8086/8088CPU中，當(dāng)兩個(gè)符號(hào)數(shù)的運(yùn)算結(jié)果產(chǎn)生溢出時(shí)，狀態(tài)標(biāo)志位OF=1。（ ）25. 8086/8088CPU的基本讀/寫(xiě)總線(xiàn)周期由4個(gè)時(shí)鐘周期組成。( )27. 在總線(xiàn)周期中，等待狀態(tài)周期Tw僅能出現(xiàn)在T3狀態(tài)和T4狀態(tài)之間。( )29. d當(dāng)控制線(xiàn)READY輸出低電平時(shí)，等待狀態(tài)周期Tw才會(huì)出現(xiàn)。（ ）31. 8086/8088系統(tǒng)中，每個(gè)存儲(chǔ)單元均具有惟一的物理地址和邏輯地址。（ ）33. 8088CPU將1MB的存儲(chǔ)空間分為奇地址存儲(chǔ)體和偶地址存儲(chǔ)體。 ( )35. 在8086系統(tǒng)中，若地址線(xiàn)A0=0，則512KB的偶存儲(chǔ)體操作有效。（ ）