【正文】 ,BX=0100H,BP=0200H，數(shù)據(jù)段中變量名為 VAL 的偏移地址值為 0030H，說(shuō)明下列源操作數(shù)的尋址方式和物理地址？ (1)MOV AX,[100H] (2) MOV AX,VAL (3)MOV AX,[BX] (4) MOV AX,ES:[BX] (5)MOV AX,[SI] (6) MOV AX,[BX+10H] (7)MOV AX,[BP] (8) MOV AX,VAL[BP][SI] (9)MOV AX,VAL[BX][DI] (10) MOV AX,[BP][DI] 答： (1)直接 ,10100H (2)直接， 10030H (3)寄存器間接 ,10100H (4)寄存器間接， 20200H (5)寄存器間接 ,100A0H (6)寄存器相對(duì)， 10110H (7)寄存器間接 ,35200H (8)相對(duì)基址變址， 352D0H (9)相對(duì)基址變址 ,10154H (10)基址變址， 35224H ，錯(cuò)在哪里 (1) MOV DL,AX (2) MOV 8650H,AX (3) MOV DS,0200H (4) MOV [BX],[1200H] (5) MOV IP,0FFH (6) MOV [BX+SI+3],IP (7) MOV AX,[BX][BP] (8) MOV AL,ES:[BP] (9) MOV DL,[SI][DI] (10) MOV AX,OFFSET 0A20H (11) MOV AL,OFFSET TABLE (12)XCHG AL,50H (13) IN BL,05H (14) OUT AL,0FFEH 答：（ 1）長(zhǎng)度不匹配 （ 2）立即數(shù)不能做目的操作數(shù) （ 3）段寄存器不能用立即數(shù)賦值 （ 4）不能兩個(gè)內(nèi)存 （ 5） IP 不能用指令直接修改 （ 6）指令中不能出現(xiàn) IP （ 7） BX/BP 應(yīng)與 SI/DI 搭配 （ 8）對(duì) （ 9） SI/DI 應(yīng)與 BX/BP 搭配 （ 10） OFFSET 后應(yīng)該內(nèi)存 （ 11）應(yīng)用 AX （ 12）不 能立即數(shù) （ 13） IN 必須用 AL/AX （ 14）操作數(shù)反；地址應(yīng)為 8 位 10. 某班有 7 個(gè)同學(xué)英語(yǔ)成績(jī)低于 80 分， 分?jǐn)?shù)存在字節(jié)類(lèi)型 ARRAY 數(shù)組中， 編程完成： （ 1）給每人加 5 分，結(jié)果存到 NEW 數(shù)組中 （ 2）把加分后的總分存到字類(lèi)型 SUM 單元中 （ 3）把加分后的平均分存到字節(jié)類(lèi)型 AVERAGE 單元中 答： ARRAY DB 79,78,77,76,77,78,79 NEW DB 7 DUP(?) SUM DW 1 DUP(?) AVERAGE DB 1 DUP(?) MOV DS, AX MOV ES, AX LEA SI,ARRAY LEA DI,NEW MOV CX,7 CLD REP MOVSB MOV CX,7 MOV AX,0 LEA SI,NEW ADD5: ADD BYTE PTR[SI],5 ADD AL,[SI] ADC AH,0 INC SI LOOP ADD5 MOV SUM,AX MOV BL,7 DIV BL MOV AVERAGE,AL =2508H,BX=0F36H,CX=0004H,DX=1864H,下列指令執(zhí)行后結(jié)果是多少，標(biāo)志位 CF=? (1) AND AH,CL (2) OR BL,30H (3) NOT AX (4) XOR CX,0FFF0H (5) TEST DH,0FH (6) CMP CX,00H (7) SHR DX,CL (8) SAR AL,1 (9) SHL BH,CL (10) SAL AX,1 (11) RCL BX,1 (12) ROR DX,CL 答： (1)AX=0408H,CF=0 (2)BX=0F36H,CF=0 (3)AX=0DAF7H,CF 不變 (4)CX=0FFF4H,CF=0 (5) DX=01864H,CF=0 (6)CX=0004H,CF=0 (7)DX=0186H,CF=0 (8)AX=2504H,CF=0 (9)BX=0F036H,CF=0 (10)AX=4A10H,CF=0 (11)BX=1E6C/1E6DH,CF=0 (12)DX=4186H,CF=0 ： DATA SEGMENT STRING DB ‘The Personal Computeramp。 18 答： CPU 完成一次存儲(chǔ)器訪(fǎng)問(wèn)或 I/O 端口操作所需要的時(shí)間稱(chēng)為一個(gè)總線(xiàn)周期。 16 答：因?yàn)?8086 的地址和數(shù)據(jù)引腳分時(shí)復(fù)用，要保證穩(wěn) 定輸出地址信號(hào)，必須使用地址鎖存器。此時(shí) CPU 不直接提供讀／寫(xiě)命令等控制信號(hào)，而是將當(dāng)前要執(zhí)行的傳送操作類(lèi)型編碼成 3 個(gè)狀態(tài)位輸出，由總線(xiàn)控制器對(duì)狀態(tài)信號(hào)進(jìn)行譯碼后產(chǎn)生相應(yīng)控制信號(hào)。對(duì)應(yīng)地，最大模式又稱(chēng)為多微處理機(jī)模式。 14 答：代碼段首地址： 31FF0H；當(dāng)前指令地址： 320F0H 數(shù)據(jù)段首地址： 10E40H 堆棧段棧底地址： 21F00H；堆棧段棧頂?shù)刂罚?31EEEH 附加段首地址： 10F40H 狀態(tài)標(biāo)志均為 0。入棧 10 個(gè)字節(jié)后 SP 為 7F6H。 8086 的指令隊(duì)列長(zhǎng)度為 6B。 總線(xiàn)接口單元 BIU 負(fù)責(zé) CPU 與存儲(chǔ)器和 I／ O 接口之間的信息傳送。 EU 在工作時(shí)直接從指令流隊(duì)列中取指令代碼，對(duì)其譯碼后產(chǎn)生完成指令所需要的控 制信息。主要功能為：執(zhí)行單元 EU 負(fù)責(zé)執(zhí)行指令。 （ 1） + 0 01111111 10000000000000000000000 （ 2） 1 10000010 0101010000000000000000 （ 3） + 0 10000101 1001000100000000000000 （ 4） 1200 1 10001001 00101100000000000000000 1將下列單精度浮點(diǎn)數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。 （ 1） 102 000100000010 0000 0001 0000 0000 0000 0010 （ 2） 44 01000100 0000 0100 0000 0100 （ 3） 301 001100000001 0000 0011 0000 0000 0000 0001 （ 4） 1000 0001000000000000 0000 0001 0000 0000 0000 0000 0000 0000 1將下列二進(jìn)制數(shù)轉(zhuǎn)換為有符號(hào)的十進(jìn)制數(shù)。 （ 1） （ 2） （ 3） （ 4） 1將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制、八進(jìn)制、十六進(jìn)制。 將下列二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。 5） I/O 設(shè)備：輸入數(shù)據(jù)及程序，輸出或顯示運(yùn)算和程序執(zhí)行結(jié)果。 4）總線(xiàn)：將 CPU 與存儲(chǔ)器和 I/O 接口相連，是傳送地址、數(shù)據(jù)和控制信息的通道。 2）存儲(chǔ)器：由 RAM 和 ROM 組成，用來(lái)存儲(chǔ)程序和數(shù)據(jù)。 第一章習(xí)題及答案： P20 （畫(huà)一個(gè)計(jì)算機(jī)系統(tǒng)的方框圖） ,簡(jiǎn)述各部分的主要功能。 計(jì)算機(jī)系統(tǒng)框圖見(jiàn)課本 P7 圖 ，各部分功能如下： 1）微處理器：從存儲(chǔ)器中取指，進(jìn)行算術(shù)邏輯運(yùn)算，與存儲(chǔ)或 I/O 傳送數(shù)據(jù)，程序流向控制等。 3） I/O 接口：用于連接 CPU 與外部設(shè)備，當(dāng)它們之間進(jìn)行數(shù)據(jù)交換時(shí)，使之在信息的格式、電平、速度方面匹配?？煞譃榈刂房偩€(xiàn)，數(shù)據(jù)總線(xiàn)和控制總線(xiàn)。 6）軟件系統(tǒng)：可分為系統(tǒng)軟件、支撐軟件和應(yīng)用軟件，使計(jì)算機(jī)能完成各種任務(wù)。 （ 1） （ 2） （ 3） （ 4） 將下列十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制。 （ 1） 23 10111B 27Q 17H （ 2） 107 1101011B 153Q 6BH （ 3） 1238 10011010110 2326Q 4D6H （ 4） 92 1011100B 134Q 5CH 1將下列十進(jìn)制數(shù)轉(zhuǎn)換為 8 位有符號(hào)二進(jìn)制數(shù) (原碼，可以是補(bǔ)碼 ) （ 1） +32 00100000B （ 00100000B） （ 2） 12 10001100B （ 11110100B） （ 3） +100 01100100B （ 01100100B） （ 4） 92 11011100B （ 10100100B） 1將下列十進(jìn)制數(shù)轉(zhuǎn)換為壓縮 BCD 碼和非壓縮 BCD 碼。 (原碼，可以是補(bǔ)碼 ) （ 1） 10000000B 0 （補(bǔ)碼： 128） （ 2） 00110011B +51 （ +51） （ 3） 10010010B 18 （ 110） （ 4） 10001001B 9 （ 119） 1將下列十進(jìn)制數(shù)轉(zhuǎn)換為單精度浮點(diǎn)數(shù)。 （ 1） 0 10000000 11000000000000000000000 （ 2） 1 01111111 00000000000000000000000 1 （ 3） 0 10000000 10010000000000000000000 第二章 習(xí)題及答案： 必做習(xí)題： 1， 5， 9， 11， 12， 14， 16， 18， 20 1 答： CPU 內(nèi)部由執(zhí)行單元 EU 和總線(xiàn)接口單元 BIU 組成。它由算術(shù)邏輯單元 (ALU)、通用寄存器組、 16 位標(biāo)志寄存器 (FLAGS)、 EU 控制電路等組成。數(shù)據(jù)在 ALU 中進(jìn)行運(yùn)算，運(yùn)算結(jié)果的特征保留在標(biāo)志寄存器 FLAGS 中。它由段寄存器、指令指針寄存器、指令流隊(duì)列、地址加法器以及總線(xiàn)控制邏輯組成。 5 答：（ 1） ZF，兩數(shù)相減如 ZF=1，則相等 （ 2） SF， SF=1 為負(fù) （ 3）對(duì)有符號(hào)數(shù)： OF， OF=1 為溢出；對(duì)無(wú)符號(hào)數(shù)： CF， CF=1 為溢出 （ 4） PF， PF=1，不補(bǔ) 1 （ 5）對(duì)有符