【正文】 AC3AC2AC1AC0讀取忙標(biāo)志(BF)可以確認(rèn)內(nèi)部動(dòng)作是否完成,同時(shí)可以讀出地址計(jì)數(shù)器(AC)的值寫(xiě)數(shù)據(jù)到RAM10數(shù)據(jù)將數(shù)據(jù)D7——D0寫(xiě)入到內(nèi)部的RAM (DDRAM/CGRAM/IRAM/GRAM)讀出RAM的值11數(shù)據(jù)從內(nèi)部RAM讀取數(shù)據(jù)D7——D0(DDRAM/CGRAM/IRAM/GRAM)指令表2：（RE=1：擴(kuò)充指令）指 指 令 碼功 能令RSR/WD7D6D5D4D3D2D1D00000000001將DDRAM填滿(mǎn)20H,并且設(shè)定DDRAM的地址計(jì)數(shù)器(AC)到00H地址歸位000000001X設(shè)定DDRAM的地址計(jì)數(shù)器(AC)到00H,并且將光標(biāo)移到開(kāi)頭原點(diǎn)位置。指令說(shuō)明 模塊控制芯片提供兩套控制命令，基本指令和擴(kuò)充指令如下：指令表1：（RE=0：基本指令）指 指 令 碼功 能令RSR/WD7D6D5D4D3D2D1D0● 地址計(jì)數(shù)器AC地址計(jì)數(shù)器是用來(lái)貯存DDRAM/CGRAM之一的地址,它可由設(shè)定指令緩存器來(lái)改變，之后只要讀取或是寫(xiě)入DDRAM/CGRAM的值時(shí)，地址計(jì)數(shù)器的值就會(huì)自動(dòng)加一，當(dāng)RS為“0”時(shí)而R/W為“1”時(shí)，地址計(jì)數(shù)器的值會(huì)被讀取到DB6——DB0中?！? 顯示數(shù)據(jù)RAM（DDRAM）模塊內(nèi)部顯示數(shù)據(jù)RAM提供642個(gè)字節(jié)的空間，最多可控制4行16字（64個(gè)字）的中文字型顯示，當(dāng)寫(xiě)入顯示數(shù)據(jù)RAM時(shí)，可分別顯示CGROM與CGRAM的字型；此模塊可顯示三種字型，分別是半角英數(shù)字型(16*8)、CGRAM字型及CGROM的中文字型，三種字型的選擇，由在DDRAM中寫(xiě)入的編碼選擇，在0000H—0006H的編碼中（其代碼分別是0000、0000000006共4個(gè)）將選擇CGRAM的自定義字型，02H—7FH的編碼中將選擇半角英數(shù)字的字型，至于A(yíng)1以上的編碼將自動(dòng)的結(jié)合下一個(gè)字節(jié)，組成兩個(gè)字節(jié)的編碼形成中文字型的編碼BIG5（A140—D75F），GB（A1A0F7FFH）。DFF=1為開(kāi)顯示（DISPLAY ON),DDRAM 的內(nèi)容就顯示在屏幕上，DFF=0為關(guān)顯示（DISPLAY OFF)。控制器接口信號(hào)說(shuō)明：RS，R/W的配合選擇決定控制接口的4種模式：RSR/W功能說(shuō)明LLMPU寫(xiě)指令到指令緩存器（IR）LH讀出忙標(biāo)志（BF）及地址記數(shù)器（AC）的狀態(tài)HLMPU寫(xiě)入數(shù)據(jù)到數(shù)據(jù)緩存器（DR）HHMPU從數(shù)據(jù)緩存器（DR）中讀出數(shù)據(jù)E信號(hào)：E狀態(tài)執(zhí)行動(dòng)作結(jié)果高——低I/O緩沖——DR配合/W進(jìn)行寫(xiě)數(shù)據(jù)或指令高DR——I/O緩沖配合R進(jìn)行讀數(shù)據(jù)或指令低/低——高無(wú)動(dòng)作 、LCD12864顯示部分由于本設(shè)計(jì)采用帶中文字庫(kù)的液晶，使得整個(gè)系統(tǒng)運(yùn)行顯得更加直觀(guān)明了，它具有串行、并行兩種控制方式，本設(shè)計(jì)采用8位并行接口方式。本電路中主要使用了該單片機(jī)的P0、PP2以及部分P3口，P0口主要是和液晶的8位數(shù)據(jù)口相連接，以便對(duì)液晶進(jìn)行讀寫(xiě)操作；P1口是與AD9851的8位數(shù)據(jù)口相連，對(duì)頻率、相位控制字進(jìn)行控制；、R/W、E相連，其余5位是和獨(dú)立式鍵盤(pán)SSSSS5相連接；、10引腳相連，從而進(jìn)行串口通信，（22）相連，、FQ_UD兩個(gè)控制引腳相連，另外，還有單片機(jī)的第4引腳與一些阻容組件構(gòu)成系統(tǒng)的復(fù)位電路，以及115引腳與外部的無(wú)源晶振構(gòu)成系統(tǒng)振蕩電路，還有138引腳是與電源相連接。并行方式由5組8位控制字反復(fù)送入，前8位控制輸出相位、6倍參考時(shí)鐘倍頻器、 電源休眠和輸入方式，其余各位構(gòu)成32位頻率控制字。然后在FQ－UD（頻率更新時(shí)鐘）上升沿到來(lái)時(shí)將這40位數(shù)據(jù)從輸入寄存器裝入到頻率∕相位寄存器，這時(shí)DDS輸出頻率和相位更新一次，同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器以等待下一次的頻率∕相位控制字輸入。此外，為了不受外界干擾，添加了不少的濾波電路，顯得整個(gè)電路完美。、AD9851在本系統(tǒng)中的應(yīng)用 由于 AD9851 是貼片式的體積非常小，引腳排列比較密，焊接時(shí)必須小心，還要防靜電，焊接不好就很容易把芯片給燒壞。 圖 5RESET：復(fù)位端。IOUTB： “互補(bǔ)”DAC 輸出。VINP：內(nèi)部比較器的正向輸入端。VOUTP：內(nèi)部比較器正向輸出端。RSET、DAC：外部復(fù)位連接端。DGND：數(shù)字地。AGND：模擬地。CMOS/TTL 脈沖序列可直接或間接地加到 6 倍參考時(shí)鐘倍乘器上。FQUD：頻率更新控制信號(hào)，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。PVCC：6 倍參考時(shí)鐘倍乘器電源。AD9851 的各引腳功能如下，引腳排列，如圖 5 ：D0～D7：8 位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入 40 位控制數(shù)據(jù)。這個(gè)高速 DDS 芯片時(shí)鐘頻率可達(dá) 180MHz， 輸出頻率可達(dá) 70 MHz，分辨率為 。如圖 4（AD9851 內(nèi)部結(jié)構(gòu)）所示，AD9851 是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有 6 倍參考時(shí)鐘倍乘器的 DDS 芯片、10位的模/數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個(gè)部分組成。AD9851 是在 AD9850 的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的 DDS 芯片。（６）其它優(yōu)點(diǎn) 由于ＤＤＳ中幾乎所有部件都屬于數(shù)字電路， 易于集成， 功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性?xún)r(jià)比極高。另外，只要在ＤＤＳ的波形內(nèi)存存放不同波形數(shù)據(jù)， 就可以實(shí)現(xiàn)各種波形輸出， 如三角波、鋸齒波和矩形波甚至是任意的波形。 （４）相位變化連續(xù) 改變ＤＤＳ輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線(xiàn)是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。 只要增加相位累加器的位數(shù)Ｎ即可獲得更小的頻率分辨率。ＤＤＳ的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。因此，頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間，也就是一個(gè)時(shí)鐘周期的時(shí)間。（２）頻率轉(zhuǎn)換時(shí)間短 ＤＤＳ是一個(gè)開(kāi)環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得ＤＤＳ的頻率轉(zhuǎn)換時(shí)間極短。 （１）輸出頻率相對(duì)帶寬較寬 輸出頻率帶寬為５０％ｆs（理論值）。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。 用相位累加器輸出的數(shù)據(jù)作為波形內(nèi)存（ＲＯＭ）的相位取樣地址，這樣就可把存儲(chǔ)在波形內(nèi)存內(nèi)的波形抽樣值 （二進(jìn)制編碼） 經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線(xiàn)性相位累加。 每來(lái)一個(gè)時(shí)鐘脈沖ｆｓ，加法器將頻率控制字ｋ與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。ＤＤＳ的結(jié)構(gòu)有很多種，其基本的電路原理可用圖 3 來(lái)表示。首先，通過(guò)供電模塊給系統(tǒng)上電，然后，把編寫(xiě)好的程序通過(guò)通信模塊下載到單片機(jī)中，最后，通過(guò)液晶和獨(dú)立式鍵盤(pán)進(jìn)行菜單式的操作，單片機(jī)對(duì)AD9851進(jìn)行控制，進(jìn)而輸出所需要的頻率。采用獨(dú)立式鍵盤(pán)輸入相應(yīng)的操作命令，使得整個(gè)設(shè)計(jì)顯得更加直觀(guān)明了。以51單片機(jī)為控制核心，一方面，對(duì)AD9851的頻率相位控制字進(jìn)行控制，產(chǎn)生所需要的正弦波形?；贒DS函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案一、 系統(tǒng)硬件設(shè)計(jì)、引言 本函數(shù)信號(hào)發(fā)生器主要由AD9851芯片產(chǎn)生我們希望的正弦波，然后通過(guò)芯片內(nèi)部自帶的高速比較器得到方波，再將方波通過(guò)外圍的積分電路得到最后的三角波。綜合分析以上四種實(shí)現(xiàn)方法的性?xún)r(jià)比，采用DDS芯片AD9851來(lái)設(shè)計(jì)函數(shù)信號(hào)發(fā)生器。另一方面，對(duì)液晶LCD12864進(jìn)行控制，通過(guò)菜單的模式，選擇所需要的頻率輸出方式。 硬件電路主要由AD9851為核心的DDS模塊、單片機(jī)為核心的按鍵LCD顯示控制模塊、濾波模塊、供電模塊、通信模塊等構(gòu)成。、AD9851為核心的DDS模塊 、ＤＤＳ基本原理及性能特點(diǎn) ＤＤＳ的基本原理是利用采樣定理，通過(guò)查表法產(chǎn)生波形。 相位累加器由Ｎ位加法器與Ｎ位累加寄存器級(jí)聯(lián)構(gòu)成。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)回饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。 由此可以看出， 相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是ＤＤＳ輸出的信號(hào)頻率。波形內(nèi)存的輸出送到Ｄ／Ａ轉(zhuǎn)換器，Ｄ／Ａ轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。 ＤＤＳ在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分辨力、相位連續(xù)性、 正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制， 實(shí)際的輸出頻率帶寬仍能達(dá)到４０％ｆs。事實(shí)上，在ＤＤＳ的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短。 （３）頻率分辨率極高 若時(shí)鐘ｆs 的頻率不變，ＤＤＳ的頻率分辨率就由相位累加器的位數(shù)Ｎ決定。目前，大多數(shù)ＤＤＳ的分辨率在１Ｈｚ數(shù)量級(jí)，許多小于１ｍＨｚ甚至更小。（５）輸出波形的靈活性 只要在ＤＤＳ內(nèi)部加上相應(yīng)控制如調(diào)頻控制ＦＭ、 調(diào)相控制ＰＭ和調(diào)幅控制ＡＭ，即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生ＦＳＫ、ＰＳＫ、ＡＳＫ和ＭＳＫ等信號(hào)。當(dāng)ＤＤＳ的波形內(nèi)存分別存放正弦和余弦函數(shù)表時(shí)，既可得到正交的兩路輸出。、采用 DDS 的 AD9851本系統(tǒng)采用了美國(guó)仿真器件公司采用先進(jìn) DDS 直接數(shù)字頻率合成技術(shù)生產(chǎn)的高集成度產(chǎn)品 AD9851 芯片。AD9851 相對(duì)于 AD9850 的內(nèi)部結(jié)構(gòu)，只是多了一個(gè) 6 倍參考時(shí)鐘倍乘器，當(dāng)系統(tǒng)時(shí)鐘為 180MHz 時(shí)，在參考時(shí)鐘輸入端，只需輸入 30MHz 的參考時(shí)鐘即可。其中具有 6 倍參考時(shí)鐘倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函數(shù)功能查找表、D/A 變換器以及低通濾波器集成到一起。、AD9851 的原理 AD9851 可以產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制且穩(wěn)定性很好的模擬正弦波，這個(gè)正弦波能夠直接作為基準(zhǔn)信號(hào)源，或通過(guò)其內(nèi)部高速比較器轉(zhuǎn)換成標(biāo)準(zhǔn)方波輸出，作為靈敏時(shí)鐘發(fā)生器來(lái)使用。PGND：6 倍參考時(shí)鐘倍乘器地。WCLK：字裝入信號(hào)，上升沿有效。FREFCLOCK：外部參考時(shí)鐘輸入。在直接方式中，輸入頻率即是系統(tǒng)時(shí)鐘；在 6 倍參考時(shí)鐘倍乘器方式，系統(tǒng)時(shí)鐘為倍乘器輸出。AVDD：模擬電源(+5Ｖ)。DVDD：數(shù)字電源(+5Ｖ)。 VOUTN：內(nèi)部比較器負(fù)向輸出端。VINN：內(nèi)部比較器的負(fù)向輸入端。DACBP：DAC 旁路連接端。IOUT：內(nèi)部 DAC 輸出端。低電平清除 DDS 累加器和相位延遲器為 0Hz 和 0 相位，同時(shí)置數(shù)據(jù)輸入為串行模式以及禁止 6 倍參考時(shí)鐘倍乘器工作。還有在使用中數(shù)據(jù)線(xiàn)、電源等接反或接錯(cuò)都很容易損壞芯片。AD9851有并行和串行兩種控制方式，本設(shè)計(jì)中采用并行控制方式，在并行輸入方式下，通過(guò)8位總線(xiàn)D0～D7將外部控制字輸入到寄存器，在W－CLK（字輸入時(shí)鐘）的上升沿裝入第一個(gè)字節(jié)，并把指針指向下一個(gè)輸入寄存器，連續(xù)5個(gè)W－CLK的上升沿讀入5個(gè)字節(jié)數(shù)據(jù)到輸入寄存器后，W－CLK的邊沿就不再起作用。圖6即為AD9851控制字并行輸入時(shí)序。圖6 AD9851在本設(shè)計(jì)中的應(yīng)用電路圖，如圖7所示：圖單片機(jī)為核心的按鍵LCD顯示控制模塊 、STC89C52為核心的控制器 為了節(jié)約成本，本電路中采用LQFP封裝44腳的單片機(jī)，該系列單片機(jī)是51單片機(jī)中增強(qiáng)型單片機(jī)，它體積小，工作穩(wěn)定可靠，功耗低，抗干擾能力強(qiáng)等優(yōu)點(diǎn)，使得本設(shè)計(jì)能順利地完成。以上即為STC89C52的引腳在本電路中的使用分配情況。 引腳說(shuō)明及在電路中的連接方式管腳號(hào)管腳名稱(chēng)電平管腳功能描述1VSS0V電源地2VCC+5V電源正3V0對(duì)比度（亮度）調(diào)整4RS(CS）H/LRS=“H”,表示DB7——DB0為顯示數(shù)據(jù)RS=“L”,表示DB7——DB0為顯示指令數(shù)據(jù)5R/W(SID)H/LR/W=“H”,E=“H”,數(shù)據(jù)被讀到DB7——DB0R/W=“L”,E=“H→L”, DB7——DB0的數(shù)據(jù)被寫(xiě)到IR或DR6E(SCLK)H/L使能信號(hào)7DB0H/L三態(tài)數(shù)據(jù)線(xiàn)8DB1H/L三態(tài)數(shù)據(jù)線(xiàn)9DB2H/L三態(tài)數(shù)據(jù)線(xiàn)10DB3H/L三態(tài)數(shù)據(jù)線(xiàn)11DB4H/L三態(tài)數(shù)據(jù)線(xiàn)12DB5H/L三態(tài)數(shù)據(jù)線(xiàn)13DB6H/L三態(tài)數(shù)據(jù)線(xiàn)14DB7H/L三態(tài)數(shù)據(jù)線(xiàn)15PSBH/LH：8位或4位并口方式，L：串口方式（見(jiàn)注釋1）16NC空腳17/RESETH/L復(fù)位端，低電平有效（見(jiàn)注釋2）18VOUTLCD驅(qū)動(dòng)電壓輸出端19AVDD背光源正端（+5V）（見(jiàn)注釋3）20KVSS背光源負(fù)端（見(jiàn)注釋3） 2引腳分別與電源相連接；3號(hào)引腳接電位器的中間部分；5；由于采用該液晶的8位并行接口方式，所以7～14引腳與單片機(jī)的P0口相連，進(jìn)行數(shù)據(jù)傳輸；16腳懸空；1119接+5V電源；18引腳接電位器的一端；20腳接地。 ● 忙標(biāo)志:BF =1表示模塊在進(jìn)行內(nèi)部操作,=0時(shí),模塊