中央處理器ppt課件-展示頁
2025-05-14 22:01本頁面
【正文】 CPU RISC的 CPU 多媒體 CPU CPU的功能和組成 中央處理機（ CPU）的功能 指令控制 （程序執(zhí)行順序的控制） ：程序是一個指令序列，這些指令的相互順序不能任意顛倒，保證機器按順序執(zhí)行程序時 CPU的首要任務。 操作控制 （根據(jù)指令的功能發(fā)出若干個操作信號），把各種操作信號送往相應的部件，從而控制這些部件按指令的要求進行動作。完成數(shù)據(jù)的加工處理，是 CPU的根本任務。 控制器的主要功能： （ 1）從指令 cache中取出一條指令，并指出下一條指令在指令 cache中的位置。 （ 3）指揮并控制 CPU、數(shù)據(jù) cache和輸入輸出設備之間數(shù)據(jù)流動的方向。 （ 2）執(zhí)行所有的邏輯運算，并進行邏輯測試，如零值測試或兩個值的比較。 (1) 數(shù)據(jù)緩沖寄存器 DR (2) 指令寄存器 IR (4) 數(shù)據(jù)地址寄存器 AR (6) 狀態(tài)字寄存器 PSW (5) 通用寄存器 R0R3 (3) 程序計數(shù)器 PC (1) 數(shù)據(jù)緩沖寄存器 DR：暫時存放 ALU的運算結果，或由數(shù)據(jù)存儲器讀出的一個數(shù)據(jù)字，或來自外部接口的一個數(shù)據(jù)字。 ① 作為 ALU運算結果和通用寄存器之間信息傳送中時間上的緩沖； CPU 內存 或 I/O 指令 數(shù)據(jù) DR 指令 數(shù)據(jù) 通用寄存器 (2) 指令寄存器 IR (Instruction Register) 指令寄存器用來存放從存儲器中取出的待執(zhí)行的指令。 (3) 程序計數(shù)器 PC (Programming Counter) 用來存放正在執(zhí)行的指令的地址或接著將要執(zhí)行的下一條指令的地址。 (4) 地址寄存器 AR： (6) 狀態(tài)字寄存器 PSW (5) 通用寄存器 R0R3 保存當前 CPU所訪問的數(shù)據(jù) cache存儲器單元的地址。 操作控制器和時序產(chǎn)生器 （ 1）數(shù)據(jù)通路： （ 2）操作控制器： 根據(jù)設計方法不同，操作控制器分為： 時序邏輯型 存儲邏輯型 寄存器之間傳送信息的通路。 ? 硬連線控制器 ? 微程序控制器 信息如何在各寄存器之間傳送？數(shù)據(jù)的流動是由什么部件控制的？ ? 采用時序邏輯技術來實現(xiàn) ? 采用存儲邏輯技術來實現(xiàn) 硬連線控制器 硬連線控制器，它是采用時序邏輯技術來實現(xiàn)的，其時序控制信號形成部
教學課件相關推薦
鄂ICP備17016276號-1