【正文】 控制端（或稱使能端）。由于OC門采用集電極開路形式，應(yīng)用時(shí)，就必須在輸出端與電源之間外加一負(fù)載電阻。異或門的邏輯功能可以總結(jié)為：相同出0，相異出1。異或門電路的邏輯符號(hào)如圖所示。與或非門電路的邏輯表達(dá)式為： 與或非門電路的邏輯功能可以總結(jié)為：一組全1出0，各組有0出1。這樣的邏輯關(guān)系，叫做與或非。只有VTVT7同時(shí)截止，輸出才是高電平。而增加的這部分電路，和原來由VTVT2及R1所組成的電路完全相同。3）電路優(yōu)點(diǎn)TTL與非門電路具有三大優(yōu)點(diǎn)：一是電路的帶負(fù)載能力很強(qiáng)；二是電路的工作速度較高；三是工作可靠，且便于集成化。結(jié)論：當(dāng)所有輸入端全部為高電平時(shí)，輸出為低電平，當(dāng)輸入端有一個(gè)或幾個(gè)為低電平時(shí)，輸出就為高電平。2）工作原理當(dāng)所有的輸入端都為高電平（）時(shí)，輸出為低電平。VTVTVT5和RR5構(gòu)成電路的輸出級(jí)。1. TTL與非門電路1）電路結(jié)構(gòu)下圖所示的電路是一個(gè)典型的TTL與非門電路，VT1是多發(fā)射極三極管，加到各輸入端的信號(hào)通過VT1的各個(gè)發(fā)射結(jié)實(shí)現(xiàn)與的作用。其邏輯表達(dá)式為：或非門電路的邏輯功能可以總結(jié)為：有1出0，全0出1。邏輯關(guān)系：輸入端只要有一個(gè)或幾個(gè)為高電平時(shí)，輸出就為低電平，只有當(dāng)輸入端全部為低電平時(shí)，輸出才為高電平。5. 或非門電路或非門電路如圖（a）所示，或非門電路是由一級(jí)或門電路和一級(jí)非門電路串聯(lián)而成的。表96為與非門的真值表。4. 與非門電路與非門電路（簡稱與非門）如圖（a）所示，虛線左邊是一個(gè)二極管與門電路，右邊是非門電路，所以它實(shí)際上是由一級(jí)與門和一級(jí)非門串聯(lián)而成的。邏輯關(guān)系：輸入高電平時(shí)，輸出為低電平；反之，輸入低電平時(shí)，輸出為高電平。3. 非門電路反相器就是非門，如圖（a）所示?；蜷T電路的邏輯符號(hào)如圖（b）所示。2. 二極管或門電路下圖（a）是二極管或門電路，其中，A、B為輸入信號(hào)Z為輸出信號(hào)。 與門真值表ABZ111010100000邏輯表達(dá)式：Z=A與門電路的邏輯符號(hào)見圖（b）所示。1. 二極管與門電路下圖（a）是二極管與門電路，A、B為輸入信號(hào)，假定它們的低電平為0V，高電平為+3V，Z為輸出信號(hào)。 基本門電路 邏輯代數(shù) 組合邏輯電路 時(shí)序邏輯電路 A/D變換與D/A變換器 基本門電路一. 概述最基本的邏輯關(guān)系可以歸結(jié)為與、或、非三種。在分析組合邏輯電路時(shí)，應(yīng)以邏輯代數(shù)為工具，自始至終將真值表、邏輯函數(shù)及邏輯圖結(jié)合在一起。本章難度較大，且又十分重要。第9章 數(shù)字電路知識(shí)【學(xué)習(xí)要點(diǎn)】：本章先后講述門電路、邏輯代數(shù)、組合邏輯電路、時(shí)序邏輯電路、A/D變換器及D/A變換器的基本知識(shí)。要求讀者熟悉各種門電路的邏輯符號(hào)及邏輯關(guān)系；正確把握邏輯代數(shù)的含義及化簡方法；掌握組合邏輯電路的分析和設(shè)計(jì)過程；在此基礎(chǔ)上，再逐步理解時(shí)序邏輯電路的工作過程及分析方法。學(xué)習(xí)本章時(shí)，應(yīng)轉(zhuǎn)變思維方式，不能用模擬電路的分析方法來分析數(shù)字電路，也不能一味地使用波形分析法來分析數(shù)字電路。在分析時(shí)序邏輯電路時(shí)，應(yīng)充分認(rèn)識(shí)電路的結(jié)構(gòu)及電路的狀態(tài)，再借助狀態(tài)分析來達(dá)到理解電路功能的目的。利用下圖（a）、（b）、（c）可以分別說明與、或、非三種邏輯關(guān)系。邏輯功能：當(dāng)所有的輸入端都是高電平時(shí)，輸出才是高電平，否則輸出就是低電平。真值表如下。B與門電路的邏輯功能可以總結(jié)為：有0出0，全1出1。邏輯關(guān)系：A、B只要有一個(gè)輸入端是高電平，輸出就為高電平，只有所有的輸入端均是低電位時(shí)，輸出才為低電位。真值表如下：或門真值表ABZ111011101000邏輯表達(dá)式：Z=A+B或門電路的邏輯功能可以總結(jié)為：有1出1，全0出0。圖（b）是非門的邏輯符號(hào)。邏輯表達(dá)式：（A頭上的“”號(hào)代表非） 非門電路的邏輯功能可以總結(jié)為：入0出1，入1出0。與非門電路的邏輯符號(hào)如圖（b）所示邏輯關(guān)系：只有當(dāng)所有的輸入端均為高電平時(shí)，輸出才為低電平，只要輸入端有一個(gè)或幾個(gè)為低電平時(shí)，輸出就為高電平。邏輯表達(dá)式為：與非門電路的邏輯功能可總結(jié)為：有0出1，全1出0?；蚍情T電路的邏輯符號(hào)如圖（b）所示?；蚍情T電路的真值表見表97所示。TTL門電路是一種由三極管構(gòu)成的門電路，這種電路的輸入端和輸出端都采用三極管結(jié)構(gòu)。VT2和RR3組成電路的中間級(jí)。其中，VT3和VT4組成復(fù)合管，作為輸出管VT5的有源負(fù)載，以提高電路的帶負(fù)載能力。當(dāng)有一個(gè)或幾個(gè)輸入端為低電平時(shí)，輸出端為高電平?？梢?，TTL與非門電路具有：有0出1，全1出0的邏輯功能。目前，TTL與非門電路都已集成化，常見的型號(hào)有：SN5400、SN54S00、SN7400、SN74S00等2. TTL與或非門電路1）電路結(jié)構(gòu)圖（a）是一個(gè)TTL與或非門電路圖，它和一般的TTL與非門電路相比，增加了一個(gè)由VTVT7和R6所組成的輸入電路和反相電路。2）邏輯關(guān)系分析因VT2和VT7的輸出端是并聯(lián)在一起的，所以它們當(dāng)中任何一個(gè)導(dǎo)通，都可以使VT5飽和、VT4截止，輸出低電平。因此，這種門電路的輸入和輸出的關(guān)系是：當(dāng)A1～A2或B1～B2任何一組輸入全部為高電平時(shí)，輸出就為低電平；而只有當(dāng)每一組輸入至少有一個(gè)為低電平時(shí)，輸出才是高電平。與或非門的邏輯符號(hào)如圖（b）所示。3. TTL異或門電路異或關(guān)系是指：輸入相同時(shí)，輸出低電平；輸入不同時(shí)，輸出高電平。異或門的邏輯表達(dá)式為：異或門的真值表見表所示。 4. 集電極開路與非門電路（OC門）將TTL與非門電路輸出端的有源負(fù)載電路去掉，使VT5集電極懸空，如圖（a）所示，就形成了集電極開路與非門電路，簡稱OC門，它的邏輯符號(hào)如圖（b）所示。 5. 三態(tài)輸出與非門三態(tài)輸出與非門的輸出端除了可以出現(xiàn)高電平、低電平外，還可以出現(xiàn)高阻狀態(tài)。當(dāng)EN=1時(shí)，電路處于與非門工作狀態(tài)，此時(shí)。當(dāng)EN=1時(shí)，電路處于與非門工作狀態(tài)，故稱高電平有效，此時(shí)的電路邏輯符號(hào)如圖（a）所示。（A） 三態(tài)與非門電路 （B） 三態(tài)與非門邏輯符號(hào) 邏輯代數(shù)邏輯代數(shù)是分析和設(shè)計(jì)數(shù)字電路的基本數(shù)學(xué)工具，邏輯代數(shù)中的變量只有兩種取值，即0和1。數(shù)制是計(jì)數(shù)體制的簡稱，數(shù)制可分為十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制等種類。2. 其它進(jìn)制二進(jìn)制數(shù)、八進(jìn)制數(shù)及十六進(jìn)制數(shù)。八進(jìn)制數(shù)共有八個(gè)數(shù)碼，即0～7，采用“逢八進(jìn)一”的計(jì)數(shù)規(guī)則。3. 二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換1）二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)將二進(jìn)制數(shù)的各位按權(quán)展開即可得到十進(jìn)制數(shù)。小數(shù)部分連續(xù)乘以2，直至積為1，取整數(shù)作為二進(jìn)制數(shù)的小數(shù)。小數(shù)部分從小數(shù)點(diǎn)后面第一位開始，每三位分為一組，再將每一組用一位等價(jià)的八進(jìn)制數(shù)來替代。舉一個(gè)例2）八進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)只需將每一位八進(jìn)制數(shù)用一組等價(jià)的三位二進(jìn)制數(shù)來表示即可。舉一個(gè)例二. 邏輯代數(shù)的基本原理1.