高速電路的印制板仿真流程-展示頁
2025-04-16 22:35本頁面
【正文】 為這些Buffer產(chǎn)生一些模擬的波形，仿真器利用這些波形來仿真?zhèn)鬏斁€的影響。通常使用的有IBIS和Spice模型。2 仿真流程 通常印制板的仿真流程如圖1所示，首先要建立起元器件的仿真模型，然后進行假設性仿真來確定布線過程中需要的參數(shù)設置和一些約束條件，接下來在實際布線過程中隨時通過線仿真檢查布線的效果，最后在布線基本完成之后進行板級仿真來檢查系統(tǒng)工作的性能。在還沒有開始布線之前進行的線仿真，稱為假設性仿真，這種仿真的目的在于估計各種電路元素的影響，從而為參數(shù)設置和布線約束，關(guān)鍵網(wǎng)絡的端接策略提供一定的依據(jù)?！ ∮≈齐娐钒宸抡嬗袃煞N：線仿真和板級仿真。前言 在高速IC設計中，隨著系統(tǒng)速度和布線密度的提高，信號完整性（SI）、串繞、EMC問題對于設計高質(zhì)量的PCB板越來越重要，而在已有的PCB板上去分析和發(fā)現(xiàn)這些問題是一件非常困難的事情，即使找到了問題，對于一個已完成的PCB板要實施有效的解決辦法也需要花費大量時間和費用。高速電路的印制板仿真流程作者：日期：高速電路的印制板（PCB）仿真摘 要：簡要描述了印制電路板的仿真過程，分析仿真對于設計高質(zhì)量、高精度PCB的重要意義，并在場景產(chǎn)生器的PCB板上使用仿真工具對關(guān)鍵信號（時鐘信號）進行信號完整性和EMC分析，以及并行信號的串繞問題分析，根據(jù)仿真結(jié)果調(diào)整了原有設計，從而達到提高了信號質(zhì)量的目的?！ ￡P(guān)鍵詞：傳輸線；IBIS模型；信號完整性；電磁兼容1相比之下，在設計初期和設計過程中就考慮到這些方面的影響的話，修改同樣的問題所花費的時間和金錢要少得多，因此需要尋求一種能夠在物理設計完成之前查找、發(fā)現(xiàn)并在電路設計過程中消除或減小這些問題，根據(jù)實際物理設計中的各種參數(shù)，進行深入細致的分析的方法，仿真就是其中之一。線仿真可以根據(jù)設計對信號完整性與時序的要求，在布線前幫助設計者調(diào)整元器件布局、規(guī)劃系統(tǒng)時鐘網(wǎng)絡以及確定關(guān)鍵線網(wǎng)的端接策略，在布線過程中跟蹤設計，隨時反饋布線效果；板級仿真通常在PCB設計基本完成之后進行，可以綜合考慮如電氣、EMC、熱性能及機械性能等方面這些因素對SI的影響及這些因素之間的相互影響，從而進行真正的系統(tǒng)級分析與驗證，與線仿真相比而言，比較復雜。 場景產(chǎn)生器是一塊用于數(shù)據(jù)處理的專用板卡，其時鐘頻率為33MHz，信號速度比較快，布線密度較大，要保證系統(tǒng)正常工作，其PCB的設計中必須要解決其信號完整性和EMC的問題，本文中，作者使用仿真技術(shù)來估計預測可能引起的信號完整性，串繞以及EMC問題，檢測已經(jīng)完成的布線的傳輸性能，綜合多方面考慮，定
公司管理相關(guān)推薦
鄂ICP備17016276號-1