【正文】 的 VHDL描述。 計(jì)數(shù)器除了直接用于計(jì)數(shù)外 ,還可以用于定時(shí)器、分頻器、程序控制器、信號(hào)發(fā)生器等多種數(shù)字設(shè)備中 . 計(jì)數(shù)器分類(lèi)： 按計(jì)數(shù)器中的觸發(fā)器是否同時(shí)翻轉(zhuǎn)分類(lèi)： 同步計(jì)數(shù)器； 異步計(jì)數(shù)器 按計(jì)數(shù)器中數(shù)字的編碼方式分類(lèi)： 二進(jìn)制計(jì)數(shù)器；非二進(jìn)制計(jì)數(shù)器 異步計(jì)數(shù)器 (1)電路組成和邏輯功能分析（以加法計(jì)數(shù)討論） (二進(jìn)制加法計(jì)數(shù)規(guī)則 :如果低位已經(jīng)為 1,則再記入 1時(shí)就 應(yīng)回到 0,同時(shí)向高位送出進(jìn)位信號(hào)。 ) 1 J1 KC 11 J1 KC 11 J1 KC 11 J1 KC 1C L K1R R R RQ0Q1Q2Q3F F0F F1F F2F F3RD波形圖 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 CLK Q0 Q1 Q2 Q3 如將電路改為： 即將前一級(jí)的 Q端和后一級(jí)的 CLK端相連 . (二進(jìn)制減法計(jì)數(shù)規(guī)則 :若低位觸發(fā)器已經(jīng)是 0,則再輸入一 個(gè)減法計(jì)數(shù)脈沖后 ,應(yīng)翻成 1,同時(shí)向高位發(fā)出借位信號(hào) ,使 高位翻轉(zhuǎn)。觸發(fā)器構(gòu)成 ,觸發(fā)器之間串接 , 低位觸發(fā)器的輸出 ,作為高位觸發(fā)器的時(shí)鐘 . 當(dāng)采用 下降 邊沿觸發(fā)器時(shí) ,如將 Qi1和 CLKi相連 ,則構(gòu)成 加法 計(jì)數(shù)器 。 當(dāng)采用 上升 邊沿觸發(fā)器時(shí) ,如將 Qi1和 CLKi相連 ,則構(gòu)成 減法 計(jì)數(shù)器 。 ● 用 D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器的例子 : 1D C1 Q Q F0 Q0 CLK 1D C1 Q Q F1 Q1 1D C1 Q Q F2 Q2 1D C1 Q Q F3 Q3 異步二進(jìn)制 減法計(jì)數(shù)器 問(wèn) ：為何種類(lèi)型計(jì)數(shù)器2) 異步二進(jìn)制計(jì)數(shù)器 ,由于觸發(fā)器的狀態(tài)翻轉(zhuǎn)是由低位向 高位逐級(jí)進(jìn)行的，因此 ,計(jì)數(shù) 速度較低 . 3) 若 CLK脈沖的頻率為 f , 則 Q0、 Q Q Q3 輸出脈沖的 頻率分別為 f、 f、 f、 f 。 1 4 1 2 1 8 1 16 2. 異步十進(jìn)制計(jì)數(shù)器 (1) 電路組成和邏輯功能分析 由 下降邊沿 觸發(fā)的 T39。1 2 3 4 5 6 7 8 9 10 CLK Q0 Q1 Q2 Q3 十進(jìn)制計(jì)數(shù)器波形圖 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1110 1111 1100 1101 1011 1010 Q3Q2Q1Q0 狀態(tài)圖 有效狀態(tài) 無(wú)效狀態(tài) (2) 自啟動(dòng)特性 如果電路由于某種原因（例如受干擾影響）進(jìn)入無(wú)效 狀態(tài)，但在若干個(gè)時(shí)鐘脈沖的作用下，能自動(dòng)返回（直 接或間接返回）到某個(gè)有效狀態(tài)，進(jìn)入有效循環(huán)，則稱(chēng) 該電路具有自啟動(dòng)特性。 3. 通用異步計(jì)數(shù)器集成電路 屬二進(jìn)制計(jì)數(shù)器的有 74LS93A、 74HC9 74LS197等， 它們均為 4位計(jì)數(shù)器。 2) 通過(guò)外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模 16計(jì) 數(shù)器，這類(lèi)集成電路也稱(chēng)為二 — 八 — 十六進(jìn)制計(jì)數(shù)器。C L K B( 1 )( 1 4 )R0 ( 2 )R0 ( 1 )( 2 )( 3 )( 1 2 ) ( 9 ) ( 8 ) ( 1 1 )4位 異 步 二 進(jìn) 制 計(jì) 數(shù) 器7 4 L S 9 3 A 邏 輯 圖 屬中規(guī)模集成異步十進(jìn)制計(jì)數(shù)器的型號(hào)有 74290、 74176和 74196等，這些計(jì)數(shù)器的共同特點(diǎn) : 1) 每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組為模 2計(jì)數(shù)器，另一組為模 5計(jì)數(shù)器 。 1 J1 KC 11 J1 KC 11 J1 KC 11 J1 KC 1C L K1RRRRQ0Q1Q3F F0F F1F F2F F3amp。C L Kamp。SSamp。S 9(2)=0 Q3Q2Q1Q0=0000 2）異步置 9： R0(1) R 0(2)=0，且 S9(1) (2) 當(dāng) Q2Q1≠11時(shí) ,J3=0,Q3將保持 0狀態(tài)不變 ,J1=1不變 . (1)當(dāng) Q3=0時(shí) ,Q3=1. FF1和 FF2構(gòu)成異步二進(jìn)制加法計(jì)數(shù)器。 (4) 在上述條件下 ,在下一個(gè) CLK脈沖作用下 ,電路回到 Q3Q2Q1=000狀態(tài) .完成一個(gè)循環(huán)周期 . 電路狀態(tài)圖： 000 001 010 011 100 Q3Q2Q1 自啟動(dòng)特性討論： (1)當(dāng) Q3Q2Q1=101時(shí)， J3J1=00，則下 一個(gè)狀態(tài)為 010； (2) 當(dāng) Q3Q2Q1=110時(shí)， J3J1=00，則下一個(gè)狀態(tài)為 010； (3) 當(dāng) Q3Q2Q1=111時(shí)， J3J1=10，則下一個(gè)狀態(tài)為 000。 電路能自啟動(dòng) 1 0 1 0 1 1 1 1 11） 將 Q0和 CLK1相連 ,計(jì)數(shù)脈沖從 CLK0輸入 ,Q3Q2Q1Q0 輸出 ,構(gòu)成 8421BCD碼計(jì)數(shù)器 。 amp。構(gòu)成 5421BCD碼計(jì)數(shù)器。 amp。 ? 二進(jìn)制計(jì)數(shù)規(guī)則：每加 1，最低位改變一次狀態(tài)， 高位的狀態(tài)是否改變，由低位是否計(jì)滿(mǎn)來(lái)決定。 Q3Q2Q1Q0: 計(jì)數(shù)器的輸出狀態(tài) 。 amp。 CLK C G3 G2 G1 Q3為高位 。 (3) 同步計(jì)數(shù)器工作速度快 ,這種計(jì)數(shù)器的最高工作頻率 可達(dá) fmax= 1 tPF+tPG (2) 用 T 觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器 ,其電路結(jié)構(gòu) 有兩條規(guī)則 : ① T0=1。 amp。 C ≥1 amp。 Q3 Q0 Q1 Q0 Q3 Q0 Q3Q0 Q2Q1Q0 驅(qū)動(dòng)方程和輸出方程： T0=1 T1=Q3Q0 n n T2=Q1Q0 n n T3=Q2Q1Q0+Q3Q0 n n n n n C=Q3Q0 n n 電路狀態(tài)方程 Q2 =Q2⊕ （ Q1Q0） n n n+1 n Q0 =Q0 n+1 n Q3 =Q3⊕ （ Q2Q1Q0+Q3Q0） n n n n n n n+1 Q1 =Q1⊕ （ Q3Q0） n n n n+1 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 n+1 n+1 n+1 n+1 n n n n 狀態(tài)表 無(wú)效狀態(tài) 同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖 有效狀態(tài)圈 無(wú)效狀態(tài) 無(wú)效狀態(tài) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1110 1111 1100 1101 1011 1010 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 Q3Q2Q1Q0 /C /1 （ 2） 同步十進(jìn)制計(jì)數(shù)器設(shè)計(jì) 目的：根據(jù)十進(jìn)制計(jì)數(shù)器的狀態(tài)表（即設(shè)計(jì)要求）， 求電路結(jié)構(gòu)圖（即驅(qū)動(dòng)方程和輸出方程） 。 2) 根據(jù) 8421BCD碼加法計(jì)數(shù)器的狀態(tài)表 ,列出各觸發(fā) 器所需要的 驅(qū)動(dòng)信號(hào) 。 4) 畫(huà)電路圖 設(shè)計(jì)步驟 : Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 1