[工學(xué)]第8章可編程邏輯器件-展示頁
2025-03-31 09:04本頁面
【正文】 沖器 ● 組成或陣列的 8個(gè)或門包括在 8個(gè)OLMC中 第八章 可編程邏輯器件 25 2. 編程單元 ● 每個(gè)與陣列的編程交叉點(diǎn)上，都是 E2MOS編程單元。 特點(diǎn) : ● 采用電可擦除的 CMOS（ E2CMOS）制作 . ● 輸出端設(shè)置了可編程的輸出邏輯宏單元 OLMC（系 Output Logic Macro Cell的縮寫）。 第八章 可編程邏輯器件 13 四、異或輸出結(jié)構(gòu) 圖 PAL的異或 輸出結(jié)構(gòu) 常用芯片有 PAL20 PAL20 PAL20 10等。 常用器件有： PAL10H8,PAL14H4 PAL10L8,PAL14L4 PAL16C1, 第八章 可編程邏輯器件 11 二、可編程輸入輸出結(jié)構(gòu) 圖 PAL的可編程輸入 /輸出結(jié)構(gòu) 高阻輸出時(shí)， I/O可做輸入端使用 例如 PAL16LPAL20L10等 圖 帶有 異或門的 可編程 輸入 /輸出結(jié)構(gòu) 第八章 可編程邏輯器件 12 三、寄存器輸出結(jié)構(gòu) 圖 PAL的寄存器 輸出結(jié)構(gòu) 利用寄存器輸出結(jié)構(gòu) PAL芯片，可以方便的構(gòu)成各種時(shí)序電路。如： 82S100是一個(gè)雙極型熔絲編程單元，其規(guī)格為16 48 8 為了控制輸出的極性，還經(jīng)常采用帶可編程異或的輸出結(jié)構(gòu)，如圖 . 圖 FPLA的異或輸出結(jié)構(gòu) XOR=1，倒相 XOR=0，不倒相 第八章 可編程邏輯器件 7 FPLA基本結(jié)構(gòu) 圖 時(shí)序邏輯型 FPLA的電路結(jié)構(gòu) M PR/OE 功能 0 0 輸出選通 0 1 輸出選通 觸發(fā)器清 0 1 0 輸出選通 1 1 輸出禁止 可編程模式 第八章 可編程邏輯器件 8 可編程陣列邏輯（ PAL） PAL是 70年代后期開始推出的一種 PLD器件，采用雙極型工藝，熔絲編程。 如圖 圖 FPLA的基本電路結(jié)構(gòu) 3210Y A B C D A B C DY A C B DY A BY C D???????? 第八章 可編程邏輯器件 6 FPLA的規(guī)格用輸入變量數(shù)、與陣列輸出端數(shù)和或陣列輸出端數(shù)的乘積來表示。 第八章 可編程邏輯器件 3 概 述 ?????通 用 型 （ 中 小 規(guī) 模 ）專 用 型 ( A S I C , A p p l i c a t i o n S p e c i f i c I n t e gr a t e d C可 編 程 邏 輯 器 件 （ P L D , P r o gr a m m a b l e L o gi c D e v i c et))i r c u i數(shù)字集成電路 可編程邏輯器件 F i l e d P r og r a m m a bl e L og i c ,A r r a y )P L A ,P r og r a m m a bl e L og i c A r r a y )( EP L D ,Er a sa bl e ( F P G A ,F l i e d P r og r a m m a b現(xiàn) 場(chǎng) 可 編 程 邏 輯 陣 列 ( FPL A ,可 編 程 邏 輯 陣 列 （通 用 陣 列 邏 輯 ( G A L , G e n e ri c A rr ay L og i c )可 擦 洗 的 可 編 程 邏 輯 器 件 P rog ra m m able L og i c D e v i c e )現(xiàn) 場(chǎng) 可 編 程 門 陣 列 l e Ga t e A r r a y ) ( I S P P L D ,I n S y st e m P r og r a m m a bl e P L D )???????????在 線 可 編 程 器 件第八章 可編程邏輯器件 4 圖 PLD電路中門電路的慣用畫法 （ a）與門（ b） 輸出恒等于 0的 與門（ c） 或門 （ d） 互補(bǔ)輸出的緩沖器 （ e） 三態(tài)輸出的緩沖器 第八章 可編程邏輯器件 5 現(xiàn) 場(chǎng) 可編程邏輯陣列（ FPLA） 任何一個(gè)邏輯函數(shù)都可以寫成與或表達(dá)式的形式。 教學(xué)目的： 讓學(xué)生了解各種 PLD器件的結(jié)構(gòu)特點(diǎn)、使用方法。第八章 可編程邏輯器件 1 第八章 可編程邏輯器件 概 述 現(xiàn) 場(chǎng) 可編程邏輯陣列 （ FPLA） 可編程陣列邏輯 （ PAL） 通用陣列邏輯 （ GAL） 可擦除的可編程邏輯器件 （ EPLD） 現(xiàn) 場(chǎng) 可編程門陣列 （ FPGA） PLD的編程 在系統(tǒng)可編程邏輯器件 （ ISP－ PLD） 第八章 可編程邏輯器件 2 教學(xué)學(xué)時(shí)： 6 教學(xué)內(nèi)容與重點(diǎn)： 本章的重點(diǎn)在于介紹 PLD的特點(diǎn)、原理和應(yīng)用。重點(diǎn)內(nèi)容有 FPLA、 PAL、 GAL、 EPLD、 FPGA等各種 PLD器件的結(jié)構(gòu)特點(diǎn)、工作原理和使用方法，并介紹編程方法。學(xué)會(huì)用PLD器件設(shè)計(jì)數(shù)字電路。所以FPLA由可編程的與陣列和或陣列以及輸出緩沖電路構(gòu)成。 具有熔絲和疊柵注入式 MOS兩種編程單元。 PAL器件的基本電路結(jié)構(gòu) 圖 PAL器件的基本電路結(jié)構(gòu) 第八章 可編程邏輯器件 9 圖
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1