【正文】 tel 系列的 825 8254就是常用的可編程定時(shí) /計(jì)數(shù)器。 振蕩周期： T=（ R1+2R2） C 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 5頁(yè)共 50頁(yè) 2022年 2月 16日星期三 3. 可編程硬件定時(shí)器 /計(jì)數(shù)器 這是目前在控制系統(tǒng)中廣泛使用的方法，它通過編程來控制電路的定時(shí)值及定時(shí)范圍，功能強(qiáng)，使用靈活。 這樣的定時(shí)電路簡(jiǎn)單，而且通過改變電阻和電容，可以使定時(shí)在一定的范圍內(nèi)調(diào)整。共循環(huán) 65536*65536次 pop cx pop bx 。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 3頁(yè)共 50頁(yè) 2022年 2月 16日星期三 delay proc near push bx push cx 。 1. 軟件定時(shí) 軟件定時(shí)的方法是：由于執(zhí)行每條指令都需要時(shí)間，則執(zhí)行一個(gè)程序段就需要一個(gè)固定的時(shí)間，通過適當(dāng)?shù)靥暨x指令和安排循環(huán)次數(shù)來實(shí)現(xiàn)軟件的定時(shí)。第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 1頁(yè)共 50頁(yè) 2022年 2月 16日星期三 第 9章 定時(shí) /計(jì)數(shù)接口電路 定時(shí) /計(jì)數(shù)的基本概念 可編程定時(shí) /計(jì)數(shù)器 Intel 8253/8254 Intel 8254簡(jiǎn)介 習(xí)題 9 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 2頁(yè)共 50頁(yè) 2022年 2月 16日星期三 定時(shí) /計(jì)數(shù)的基本概念 定時(shí)（計(jì)數(shù)）就是通過硬件或軟件的方法產(chǎn)生一個(gè)時(shí)間基準(zhǔn)，以此來實(shí)現(xiàn)對(duì)系統(tǒng)的定時(shí)或延時(shí)控制。 要實(shí)現(xiàn)定時(shí)或延時(shí)控制，有三種主要方法： 軟件定時(shí) 、 純硬件定時(shí) 及 可編程的硬件定時(shí)器 /計(jì)數(shù)器 。 這種方法由于要完全占用 CPU的時(shí)間，因而降低了 CPU的利用率。保護(hù)現(xiàn)場(chǎng) mov cx,0 lop1: mov bx,0 lop2: dec bx jnz lop2 loop lop1 ?；謴?fù)現(xiàn)場(chǎng) ret delay endp 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 4頁(yè)共 50頁(yè) 2022年 2月 16日星期三 2. 純硬件定時(shí) 它采用固定的電路，如可以采用小規(guī)模集成電路 555，外接電阻和電容構(gòu)成單穩(wěn)延時(shí)電路。但它由純硬件來完成，給使用帶來不便。在計(jì)算機(jī)系統(tǒng)中，象定時(shí)中斷、定時(shí)檢測(cè)、定時(shí)掃描等等都是用可編程定時(shí)器來完成定時(shí)控制的。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 6頁(yè)共 50頁(yè) 2022年 2月 16日星期三 可編程定時(shí) /計(jì)數(shù)器 Intel 8253/8254PIT Intel 8253的主要性能和內(nèi)部結(jié)構(gòu) 1. Intel 8253的主要性能 Intel 8253PIT有 3個(gè) 獨(dú)立的 16位計(jì)數(shù)器 ，每個(gè)計(jì)數(shù)器都可以按照二進(jìn)制或 BCD碼進(jìn)行計(jì)數(shù)， 計(jì)數(shù)速率可達(dá) 2MHz（ 8254為 10MHZ），每個(gè)計(jì)數(shù)器有 6種工作方式，可編程設(shè)置和改變。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 7頁(yè)共 50頁(yè) 2022年 2月 16日星期三 圖 Intel 8253的內(nèi)部結(jié)構(gòu) 數(shù)據(jù)總線 緩沖器 讀寫控制 邏輯 控制字 寄存器 計(jì)數(shù)器 0 計(jì)數(shù)器 1 計(jì)數(shù)器 2 RD WR CS A 0 A 1 CLK 0 GATE 0 OUT 0 CLK 1 GATE 1 OUT 1 CLK 2 GATE 2 OUT 2 D 7 ~ D 0 2. Intel 8253的內(nèi)部結(jié)構(gòu) 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 8頁(yè)共 50頁(yè) 2022年 2月 16日星期三 ⑴ 數(shù)據(jù)總線緩沖器 它與 CPU的數(shù)據(jù)總線相連，是 8位雙向三態(tài)緩沖器。 ⑵控制字寄存器 此寄存器只能寫入而不能讀出。 ⑶計(jì)數(shù)器 計(jì)數(shù)器 0、計(jì)數(shù)器 計(jì)數(shù)器 2是三個(gè)完全獨(dú)立、結(jié)構(gòu)相同的計(jì)數(shù)器，每一個(gè)都是由一個(gè) 16位的可預(yù)置的 減法計(jì)數(shù)器 構(gòu)成。 CLK：計(jì)數(shù)脈沖輸入。當(dāng)計(jì)數(shù)到“ 0”時(shí)，從 OUT端輸出信號(hào)，輸出信號(hào)的波形取決于工作方式。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 11頁(yè)共 50頁(yè) 2022年 2月 16日星期三 表 91 8253的端口選擇 CS RD WRA1 A0 寄存器選擇和操作 0 1 0 0 0 寫計(jì)數(shù)器 0 0 1 0 0 1 寫計(jì)數(shù)器 1 0 1 0 1 0 寫計(jì)數(shù)器 2 0 1 0 1 1 寫控制字寄存器 0 0 1 0 0 讀計(jì)數(shù)器 0 0 0 1 0 1 讀計(jì)數(shù)器 1 0 0 1 1 0 讀計(jì)數(shù)器 2 0 0 1 1 1 無操作 (三態(tài) ) 1 禁止 (三態(tài) ) 0 1 1 無操作 (三態(tài) ) 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 12頁(yè)共 50頁(yè) 2022年 2月 16日星期三 Intel8253的控制字和編程 圖 8253的控制字 在 8253的初始化編程中， CPU通過向 8253的控制字寄存器寫入控制字來設(shè)置其工作方式。 RL RL0：設(shè)置數(shù)據(jù)讀 /寫格式。 M M M0：設(shè)置每個(gè)計(jì)數(shù)器的工作方式。 在二進(jìn)制計(jì)數(shù)時(shí)，計(jì)數(shù)初值的范圍是 0000H～ FFFFH，其中 0000H是最大值，代表 65536。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 14頁(yè)共 50頁(yè) 2022年 2月 16日星期三 Intel8253的工作方式 Intel 8253的每個(gè)計(jì)數(shù)器都有 6種工作方式，這 6種方式的主要區(qū)別是： 輸出的波形不同，計(jì)數(shù)過程中 GATE信號(hào)對(duì)計(jì)數(shù)操作的影響不同，啟動(dòng)計(jì)數(shù)器的觸發(fā)方式不同等 。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 15頁(yè)共 50頁(yè) 2022年 2月 16日星期三 1 2 4 5 6 3 7 8 9 10 新值立即有效 停止計(jì)數(shù) 繼續(xù)計(jì)數(shù) 方式 0的波形 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 16頁(yè)共 50頁(yè) 2022年 2月 16日星期三 GATE為低時(shí)，停止計(jì)數(shù)，有效后繼續(xù)計(jì)數(shù) GATE信號(hào)的作用： 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 17頁(yè)共 50頁(yè) 2022年 2月 16日星期三 在計(jì)數(shù)過程中可改變計(jì)數(shù)初值，若為 8位計(jì)數(shù)初值，寫入新值后，計(jì)數(shù)器將按新值開始計(jì)數(shù)，若為 16位計(jì)數(shù)初值，則在寫入低 8位后停止計(jì)數(shù)，寫入高 8位后，計(jì)數(shù)器按新值開始計(jì)數(shù)。當(dāng)寫入計(jì)數(shù)初值后，計(jì)數(shù)器開始減 1計(jì)數(shù)。 此信號(hào)可用于向CPU發(fā)出中斷請(qǐng)求。當(dāng)計(jì)數(shù)到 0時(shí)，不恢復(fù)計(jì)數(shù)初值，不開始重新計(jì)數(shù)，且輸出一直保持為高電平。 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 19頁(yè)共 50頁(yè) 2022年 2月 16日星期三 ③ GATE是門控信號(hào)， GATE=1時(shí)允許計(jì)數(shù)， GATE=0時(shí)，禁止計(jì)數(shù)。 ④在計(jì)數(shù)過程中可改變計(jì)數(shù)值。如果是 16位計(jì)數(shù)，在寫入第一個(gè)字節(jié)后，計(jì)數(shù)器停止計(jì)數(shù)，在寫入第二個(gè)字節(jié)后，計(jì)數(shù)器按照新的計(jì)數(shù)值開始計(jì)數(shù)。 4小時(shí)后 OUT0輸出高電平申請(qǐng)中斷，接通家用電器。程序片段如下： MOV AL,10011010B OUT 63H, AL MOV AL, 00H OUT 63H, AL MOV AL, 00110000B OUT 43H, AL MOV AL, 40H OUT 40H, AL 計(jì)數(shù)初值： 4*3600=14400s=3840H MOV AL,38H OUT 40H, AL 中斷程序片段 MOV AL,00000001B OUT 63H, AL 第 9章 定時(shí) /計(jì)數(shù)接口電路 第 9章第 21頁(yè)共 50頁(yè) 2022年 2月 16日星期三 2. 方式 1— 可編程序的單拍脈沖