[工學(xué)]第二章dsp的硬件結(jié)構(gòu)-展示頁
2025-01-28 10:08本頁面
【正文】 NTN=0 開放全部可屏蔽中斷； INTN=1 禁止所有可屏蔽中斷 。 HM=1 CPU停止內(nèi)部操作 。 HM： 保持方式位；響應(yīng) HOLD信號時 ， 指示 CPU是否繼續(xù)執(zhí)行內(nèi)部操作 。 用來控制 XF通用外部輸出引腳的狀態(tài) 。 CPL=0 選用數(shù)據(jù)頁指針 DP的直接尋址； CPL=1 選用堆棧指針 SP的直接尋址 。 BRAF=0 表示當(dāng)前不進行重復(fù)塊操作； BRAF=1 表示當(dāng)前正在進行塊重復(fù)操作 。 狀態(tài)寄存器 1 (ST1) 15 14 13 12 11 10 9 8 7 6 5 4~0 BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM BRAF CPL IN OVM C16 CMPT ASM BRAF： 塊重復(fù)操作標(biāo)志位 。 DP： 數(shù)據(jù)存儲器頁指針。 OVA OVA/B： 累加器 A/B的溢出標(biāo)志。 C： 進位標(biāo)志位 。 TC： 測試 /控制標(biāo)志 。 ST0的結(jié)構(gòu)： 15 — 13 12 11 10 9 8 —— 0 ST0： ARP TC C OVA OVB DP ARP： 輔助寄存器指針 。 ST0和 ST1包括各種工作條件和工作方式的狀態(tài)，PMST包括存儲器配置狀態(tài)和控制信息。當(dāng)累加器中的值超過 32位時，指數(shù)為負(fù)值。在 EXP指令中，求出累加器中的指數(shù)值，并能以二進制補碼的形式（ 8~31）存儲在 T寄存器中。 TMS320C54x通過使用兩個輔助寄存器算術(shù)單元（ ARAU0和ARAU1），每周期能產(chǎn)生兩個數(shù)據(jù)存儲器地址。 ?DSP的 CPU設(shè)置硬件乘法器，可以在單周期內(nèi)完成乘法和累加 TMS320C2xx的 CPU（部分） 移位 ?通用微處理器的移位，每調(diào)用一次移位指令移動 1bit ?DSP可以在一個機器周期內(nèi)左移或右移多個 bit，可以用來對數(shù)字定標(biāo)，使之放大或縮小，以保證精度和防止溢出；還可以用來作定點數(shù)和浮點數(shù)之間的轉(zhuǎn)換 溢出 ?通用 CPU中，溢出發(fā)生后，設(shè)置溢出標(biāo)志，不帶符號位時回繞，帶符號位時反相，帶來很大的誤差 ?DSP把移位輸出的最高位（ MSB）存放在一個位檢測狀態(tài)寄存器中，檢測到 MSB=1時，就通知下一次會發(fā)生溢出，可以采取措施防止 數(shù)據(jù)地址發(fā)生器（ DAG） ?在通用 CPU中，數(shù)據(jù)地址的產(chǎn)生和數(shù)據(jù)的處理都由 ALU來完成 ?在 DSP中，設(shè)置了專門的數(shù)據(jù)地址發(fā)生器（實際上是專門的 ALU），來產(chǎn)生所需要的數(shù)據(jù)地址，節(jié)省公共 ALU的時間 外設(shè)（ peripherals） ?時鐘發(fā)生器（振蕩器與 PLL） ?定時器（ Timer） ?軟件可編程等待狀態(tài)發(fā)生器 ?通用 I/O ?同步串口（ SSP）與異步串口（ ASP） ?JTAG掃描邏輯電路（ IEEE ) 便于對 DSP作片上的在線仿真和多 DSP條件下的調(diào)試 TMS320C2xx的片內(nèi)存儲器及總線 TMS320C54x的硬件結(jié)構(gòu) PAGEN DAGEN 特殊功能 寄存器 系統(tǒng)控制 程序地址生成器 數(shù)據(jù)地址生成器 CPU 乘法 累加器 算術(shù) /邏輯 運算單元 桶 形 移位器 比較器 外部 存儲器 接口 外部 設(shè)備 接口 程
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1