第四章組合邏輯電路的分析與設(shè)計-展示頁
2024-10-29 11:48本頁面
【正文】 減器 A B C S 一位 集成 半減器與全減器 22 注意：減法器真值表要牢記 例 4：分析下圖的邏輯功能。 進(jìn)位 A2 A1 B2 B1 + C D2 D1 20 B F Co 全加器 A Ci F 全加器 A2 A1 B2 B1 D2 D1 C Co A B Ci 其它加法器芯片： SN74H83四位串行進(jìn)位全加器。 A B S C （ 2）全加器： 相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位位。 15 （ 1）半加器： 半加運算不考慮從低位來的進(jìn)位 A加數(shù)； B被加數(shù)； S本位和； C進(jìn)位。 （ 3）其余各位都是三個數(shù)相加，包括加數(shù)、被、加數(shù)和低位來的進(jìn)位。 A B F Co Ci α β γ BA ??? CiBACi ????? )(?? BA ???10 =1 =1 11 CiBACiBAA B C iCiBACiBACiF????????? ?ABCiBAB C iAABCiBACo?????? )(??代入整理后，兩輸出為： 真值表： A B Ci F Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 功能： F為 A、 B、 Ci 之和，Co為三個數(shù)之和產(chǎn)生的進(jìn)位 命名： 一位全加器 A B Ci F Co 全加器 半加器 A B C S 一位 集成 半加器與全加器 13 注意：加法器真值表要牢記 關(guān)于加法： 1 1 0 1 1 0 0 1 + 舉例： A=1101, B=1001, 計算 A+B 0 1 1 0 1 0 0 1 1 14 二進(jìn)制加法運算的基本規(guī)則 ： （ 1）逢二進(jìn)一。 amp。4 A B 1 F 被封鎖 選通電路 09 M＝ 0 例 3：分析下圖的邏輯功能。2 amp。3 amp。 amp。 amp。 amp。 3. 列出輸入輸出真值表并得出電路功能的結(jié)論。第四章 組合邏輯電路的分析與設(shè)計 主要內(nèi)容 一、組合電路的定義和分析 三、中規(guī)模集成（ MSI）組合電路 四、用 MSI 組件實現(xiàn)組合邏輯函數(shù) 二、組合電路的設(shè)計 02 組合邏輯電路的定義 邏輯電路 組合邏輯電路 時序邏輯電路 現(xiàn)時的輸出僅取決于現(xiàn)時的輸入 除與現(xiàn)時輸入有關(guān)外還與電路的原狀態(tài)有關(guān) 03 04 一、組合電路的分析 已知 電路圖 描述電路基本功能 基本思想： 1. 由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。 分析方法與步驟 2. 對邏輯表達(dá)式進(jìn)行必要的化簡。 電路 結(jié)構(gòu) 輸入輸出之間的邏輯關(guān)系 電路功能描述 05 例 1：分析下圖的邏輯功能。 amp。 A B F ABABBA?BABA ???BABAF ???? BABABABA ????????1 1 A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表 相同為“ 1” 不同為“ 0” 同或門 =1 BAF ??功能：用基本門 實現(xiàn)同或門 07 例 2：分析下圖的邏輯功能。2 amp。4 A B 1 F M＝ 1 被封鎖 08 amp。3 amp。 amp。 amp。 （ 2）最低位是兩個數(shù)最低位的相加，不需考慮進(jìn)位。 （ 4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 16 BABABAS ????ABC ?真值表 邏輯函數(shù) 邏輯圖 半加器 A B C S 中規(guī)模集成邏輯符號 17 =1 amp。集成邏輯符號： 18 A B Ci F Co 全加器 雙全加器 SN74LS183的管腳圖 1 14 SN74H183 1A 1B 1Ci 1Co 1F 2Ci 2Co 2F 2A 2B Ucc GND 7 19 應(yīng)用舉例： 用一位全加器構(gòu)成兩位加法器。 SN74283四位超前進(jìn)位全加器。 23 amp。 amp。 1Y0Y2Y3YA1 A0 E1 1 1 1 1 由圖寫出輸入輸出之間的邏輯關(guān)系： EAAY ??? 010EAAY ??? 011EA
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1