eda技術(shù)與應(yīng)用講義第2章eda設(shè)計(jì)流程及其工具-展示頁(yè)
2025-01-21 18:07本頁(yè)面
【正文】 HIF to link the CNFs that describe the project. Based on the HIF data, the Database Builder copies each CNF into the project database. Each CNF is inserted into the database as many times as it is used within the original hierarchical project. The database thus preserves the electrical connectivity of the project. ? The Compiler uses this database for the remainder of project processing. Each subsequent Compiler module updates the database until it contains the fully optimized project. In the beginning, the database contains only the original lists。 20. END ARCHITECTURE bhv。 18. END IF。039。) AND ( CLK39。EVENT AND (CLK=39。 10. END ENTITY DFF1。 7. D : IN BIT。 4. USE 。 ? 最早的發(fā)明者： 美國(guó)國(guó)防部， VHDL,1983 ? 大浪淘沙，為大者二： VHDL 和 Verilog HDL ? 其他的小兄弟： ABEL、 AHDL、 System Verilog、 System C。 ? 第三方工具軟件 是對(duì) CPLD/FPGA生產(chǎn)廠家開發(fā)軟件的補(bǔ)充和優(yōu)化，如通常認(rèn)為 Max+plus II和 Quartus II對(duì)VHDL/Verilog HDL邏輯綜合能力不強(qiáng)，如果采用專用的HDL工具進(jìn)行邏輯綜合，會(huì)有效地提高綜合質(zhì)量。 2. 第三方專業(yè)軟件公司提供的 EDA工具。 常用 EDA工具軟件 ? EDA軟件方面，大體可以分為兩類： 1. PLD器件廠商提供的 EDA工具。 ? 仿真前還要做的工作 輸入信號(hào)的建立 Quartus II軟件中 關(guān)于仿真的原文 2種 仿真文件 1. 矢量波形文件： ? a Vector Waveform File (.vwf) 2. 文本矢量文件 ? a textbased Vector File (.vec), 編程與配置 最后， 如果仿真 也正確 的話， 那我們就可以 將設(shè)計(jì)代碼 配置或者編程 到 芯片 中了 ? 編程的文件類型 ? 對(duì)于 CPLD或者 EPC2， ECS1等配置芯片，編程文件擴(kuò)展名為：“ *.POF “ ? 配置的文件類型 ? 對(duì)于 FPGA芯片，配置文件擴(kuò)展名為： “ *.SOF “ 硬件設(shè)計(jì)和軟件設(shè)計(jì)的時(shí)間協(xié)調(diào) 1. 軟件模塊劃分，器件的初步信號(hào)確定（主要是根據(jù)需要的 I/O引腳的數(shù)量） 2. 軟件設(shè)計(jì)，硬件外圍電路設(shè)計(jì)和器件選擇 3. 軟件仿真 4. 仿真完成后，器件信號(hào)的重新審核，進(jìn)行硬件電路圖設(shè)計(jì) 5. 綜合調(diào)試 6. 完成 設(shè)計(jì)的幾個(gè)問題 ?如何組織多個(gè)設(shè)計(jì)文件的系統(tǒng)？，項(xiàng)目的概念。 ? ........................................ 編譯與排錯(cuò) 編譯過程有 2種，作用分別為： 1. 語(yǔ)法編譯：只是綜合并輸出網(wǎng)表 ? 編譯設(shè)計(jì)文件，綜合產(chǎn)生門級(jí)代碼 ? 編譯器只運(yùn)行到綜合這步就停止了 ? 編譯器只產(chǎn)生估算的延時(shí)數(shù)值 2. 完全的編譯：包括編譯，網(wǎng)表輸出，綜合，配置器件 ? 編譯器除了完成以上的步驟，還要將設(shè)計(jì)配置到 ALTERA的器件中去 ? 編譯器根據(jù)器件特性產(chǎn)生真正的延時(shí)時(shí)間和給器件的配置文件 功能仿真和時(shí)序仿真 ? 仿真的概念： 在設(shè)計(jì)代碼下載到芯片前，在 EDA軟件中對(duì)設(shè) 計(jì)的輸 出進(jìn)行波形仿真。 ? ................................................. ? DEVICE = EPF10K30AQC2402。 ? |oHD : OUTPUT_PIN = 233。 ? |oCLK : OUTPUT_PIN = 237。 ? |iDENA : INPUT_PIN = 6。 第 2章 EDA設(shè)計(jì)流程及其工具 EDA技術(shù) 與應(yīng)用 課程講義 合肥工業(yè)大學(xué) 彭良清 本章內(nèi)容 1. EDA設(shè)計(jì)的一般步驟 2. 常用 EDA工具軟件 3. 使用 MAX+PLUS II軟件設(shè)計(jì)過程 4. 使用 Quartus II軟件設(shè)計(jì)過程 5. 硬件設(shè)計(jì)和軟件設(shè)計(jì)的時(shí)間協(xié)調(diào) 6. 設(shè)計(jì)的幾個(gè)問題 EDA設(shè)計(jì)的一般步驟 1. 電路的模塊劃分 2. 設(shè)計(jì)輸入 3. 器件和引腳指配 4. 編譯與排錯(cuò) 5. 功能仿真和時(shí)序仿真 6. 編程與配置，設(shè)計(jì)代碼的芯片運(yùn)行 電路的模塊劃分 ? 人工 根據(jù)電路功能 進(jìn)行 模塊劃分 ?
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1