用fpga實(shí)現(xiàn)fft算法-展示頁
2025-01-15 17:08本頁面
【正文】 (4) C39。分別代入圖 1 中的基 4 運(yùn)算的四個(gè)等式中有： A39。 IDFT 在 FFT 的基礎(chǔ)上輸入和輸出均有一次共軛操作，但它們共用一個(gè)內(nèi)核，仍然是十分方便的。 當(dāng)點(diǎn)數(shù) N 較大時(shí)，必須對式 (1)進(jìn)行基 4/基 2 分解，以短點(diǎn)數(shù)實(shí)現(xiàn)長點(diǎn)數(shù)的變換。算法實(shí)現(xiàn)的可以是基 2/4 混合基 FFT，也可以是純基 4FFT 和純基 2FFT 運(yùn)算。由于使用了雙ram，該算法是流型 (Pipelined)的，可以連續(xù)計(jì)算 N 點(diǎn)復(fù)數(shù)輸入 FFT，即輸入可以是分段 N 點(diǎn)連續(xù)復(fù)數(shù)數(shù)據(jù)流。 FFT 算法除了必需的數(shù)據(jù)存儲 器 ram 和旋轉(zhuǎn)因子 rom 外，仍需較復(fù)雜的運(yùn)算和控制電路單元，即使現(xiàn)在 ,實(shí)現(xiàn)長點(diǎn)數(shù)的 FFT 仍然是很困難?？焖俑盗⑷~變換 (Fast Fourier Transformation，簡稱 FFT)使 DFT 運(yùn)算效率提高 1～ 2 個(gè)數(shù)量級。用 FPGA 實(shí)現(xiàn) FFT 算法 引言 DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具，直接計(jì)算 DFT 的計(jì)算量與變換區(qū)間長度 N 的平方成正比。當(dāng) N 較大時(shí)，因計(jì)算量太大，直接用 DFT 算法進(jìn)行譜分析和信號的實(shí)時(shí)處理是不切實(shí)際的。其原因是當(dāng) N 較大時(shí)，對 DFT 進(jìn)行了基 4 和基 2 分解運(yùn)算。本文提出的 FFT實(shí)現(xiàn)算法是基于 FPGA 之上的，算法完成對一個(gè)序列的 FFT 計(jì)算，完全由脈沖觸發(fā)，外部只輸入一脈沖頭和輸入數(shù)據(jù)，便可以得到該脈沖頭作為起始標(biāo)志的 N 點(diǎn) FFT 輸出結(jié)果。采用 DIF(Decimation In Frequency)FFT 和 DIT(Decimation In Time)FFT 對于算法本身來說是無關(guān)緊要的，因?yàn)閮煞N情況下只是存儲器的讀寫地址有所變動而已，不影響算法的結(jié)構(gòu)和流程，也不會對算法復(fù)雜度有何影響。 傅立葉變換和逆變換 對于變換長度為 N 的序列 x(n)其傅立葉變換可以表示如下： N nk
公司管理相關(guān)推薦
鄂ICP備17016276號-1