并行接口ppt課件-展示頁
2025-01-14 10:21本頁面
【正文】 用于查詢和中斷方式與 CPU交換數(shù)據(jù)，特別是在要求與 I/O設(shè)備進(jìn)行雙向數(shù)據(jù)傳輸時很有用。 ? 適用于查詢或中斷方式與 CPU交換數(shù)據(jù)，不能用于無條件方式交換數(shù)據(jù)。 ? 0方式的功能： A端口做數(shù)據(jù)端口（ 8位并行）；B端口做數(shù)據(jù)端口（ 8位并行）； C端口做數(shù)據(jù)端口（ 4位并行，分高 4位和低 4位），或做位控，按位輸出邏輯 1或邏輯 0。 1． 0方式 —基本輸入 /輸出方式 ? 0方式的特點：把端口置成輸入或輸出；不要求固定的聯(lián)絡(luò)（應(yīng)答）信號，無固定的工作時序和固定的工作狀態(tài)字；適用于無條件或查詢方式與CPU交換數(shù)據(jù)，不能采用中斷方式交換數(shù)據(jù)。 82C55A的工作方式 ?接口芯片 82C55A總的來說是并行接口，可 設(shè)置 3種工作方式，從而擴展了 82C55A的使用功能。命令與狀態(tài)口為 63H。 3. 82C55A的端口地址 ? 82C55A的應(yīng)用分兩種情況 ： 一是系統(tǒng)配置的并行接口，二是用戶擴展的并行接口。輸入時端口有三態(tài)緩沖器的功能，輸出時端口有數(shù)據(jù)鎖存器功能。 ? 3個 8位輸入 /輸出端口 (Port)，提供給用戶連接 I/O設(shè)備使用。（ C端口是做按位控制用） 2． 82C55A內(nèi)部寄存器 ? 82C55A內(nèi)部包含 4個部分：①數(shù)據(jù)總線緩沖器；②讀 /寫控制邏輯；③輸入 /輸出端口 PA、 PB、 PC；④ A組和 B組控制電路，其內(nèi)部結(jié)構(gòu)如圖。 ? ③ 做專用（固定）聯(lián)絡(luò)信號線。 ? ① 做數(shù)據(jù)端口。 ? （ 1）面向系統(tǒng)總線的信號線 ? （ 2）面向 I/O設(shè)備的信號線 ? （ 3） C端口的使用特點 ? C端口的使用比較特殊，它除做數(shù)據(jù)端口外，還可做狀態(tài)端口、專用聯(lián)絡(luò)線和作按位控制用。 82C55A的外部特性和 內(nèi)部寄存器 ?1． 82C55A外部特性 ? 82C55A是一個單 +5V電源供電、 40個引腳的雙列直插式組件，其外部引腳如圖 所示。 可編程并行接口芯片82C55A ? 82C55A可編程外圍接口（Programmable Peripheral Interface）是一個通用型、功能強且成本低的接口芯片。 ? 3． CPLD/FPGA器件 ? 采用 CPLD/FPGA器件，可以實現(xiàn)復(fù)雜的接口功能，并且可以將接口中的輔助電路，如 I/O端口地址譯碼電路都包含進(jìn)去，這是今后接口設(shè)計的發(fā)展趨勢。 ? 2．可編程并行接口芯片 ? 可編程并行接口芯片（如 82C55A）功能強、可靠性高、通用性好，并且使用靈活方便，因此成為并行接口設(shè)計的首選芯片。 組成并行接口電路的元器件 ? 并行接口電路的形式可有多種選擇，可采用一般的 IC電路、可編程的并行接口芯片及可編程的邏輯陣列器件。 ? ⑤ 并行接口用于近距離傳輸。 ? ③ 所傳輸?shù)牟⑿袛?shù)據(jù)的格式、傳輸速率和工作時序，均由被連接或控制的 I/O設(shè)備操作的要求決定，沒有固定的規(guī)定。 ? ① 在接口與 I/O設(shè)備之間的多根數(shù)據(jù)線上傳輸字節(jié)、字或雙字寬度 數(shù)據(jù)，傳輸速率較快。第 7章 并行接口 并行接口的特點 ? 并行接口是指接口電路與 I/O設(shè)備之間采用多根數(shù)據(jù)線并行傳輸數(shù)據(jù)。相對于串行接口一根線傳輸數(shù)據(jù)來說，并行接口有如下基本特點。 ? ② 除數(shù)據(jù)線外，還 有 握手聯(lián)絡(luò)信號線實現(xiàn)異步互鎖協(xié)議，提高數(shù)據(jù)傳輸?shù)目煽啃浴? ? ④ 在并行數(shù)據(jù)傳輸過程中，一般不作差錯檢驗和傳輸速率控制。 ? 從上述特點可以得知，并行接口是一種多線連接、使用自由、應(yīng)用廣泛、適于近距離傳輸?shù)慕涌凇? ? 1．一般的 IC芯片 ? 三態(tài)緩沖器 74LS24鎖存器 74ALS373，這類并行接口可用于對一些簡單的 I/O設(shè)備進(jìn)行控制。本章將重點討論基于可編程并行接口芯片的并行接口。 ? CPLD和 FPGA是大規(guī)?；虺笠?guī)?？删幊踢壿嬯嚵行酒?，采用這種方案設(shè)計接口電路時，需要使用硬件描述語言（如 Verilog HDL）和專門的開發(fā)工具，顯然所涉及的知識面更廣，因而難度稍有增加。 ? 82C55A可把任意一個 TTL兼容的 I/O設(shè)備與微處理器相連接（通過總線）。其引腳也分為面向系統(tǒng)總線和面向 I/O設(shè)備信號線兩部分。具體用途如下。 ? ② 做狀態(tài)端口。 ? ④ 做按位控制用。 ? “讀 /寫控制邏輯 ”中設(shè)置有命令寄存器，接收 CPU發(fā)來的命令字。每個端口包含一個數(shù)據(jù)輸入寄存器和一個數(shù)據(jù)輸出寄存器。 ? A組和 B組兩個控制電路的作用是 A組控制 A端口和 C端口的上半部 (PC7～ PC4 )的工作方式和輸入 /輸出， B組控制 B端口和 C端口的下半部(PC3～ PC0)的工作方式和輸入 /輸出。 ? 系統(tǒng)配置的 82C55A端口地址由系統(tǒng)分配，見表 ，其中， 3個數(shù)據(jù)端口分別是 PA口為 60H， PB口為61H， PC口為 62H。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1