[計(jì)算機(jī)硬件及網(wǎng)絡(luò)]并行接口及可編程接口芯片8255a-展示頁(yè)
2025-01-28 07:43本頁(yè)面
【正文】 0 1 對(duì)端口 C 讀 0 1 非法，不能對(duì)控制口讀 輸 入 0 對(duì)端口 A 寫 0 對(duì)端口 B 寫 0 對(duì)端口 C 寫 0 對(duì)控制口 寫 輸 出 1 1 1 數(shù)據(jù)緩沖器為 三態(tài) 斷 開 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 第八章：并行接口及可編程接口芯片 8255A 8255A的引腳功能 2. 連接外設(shè)端的引腳 PA0~PA7： A口外設(shè)數(shù)據(jù)線，接外設(shè)； PB0~PB7： B口外設(shè)數(shù)據(jù)線，接外設(shè)； PC0~PC7： C口外設(shè)數(shù)據(jù)線或聯(lián)絡(luò)線，接外設(shè)。接 AB的任 2位。 第八章：并行接口及可編程接口芯片 8255A 8255A的引腳功能 DIP封裝，共 40個(gè)引腳。 A組控制電路控制 PA口和 PC口高 4位， B組控制電路控制 PB口和 PC口低 4位。在方式字的控制下， PC口可以分成兩個(gè) 4位的端口，其中PC7～ PC4同端口 A配合使用， PC3～ PC0同端口 B配合使用。 第八章：并行接口及可編程接口芯片 8255A ?圖 89 8255A的結(jié)構(gòu)框圖 內(nèi)部數(shù)據(jù)總線PB7~PB0B 組B 口(8 位 )PC3~PC0B 組C 口(4 位 )PC7~PC4PA7~PA0A 組A 口(8 位 )A 組C 口(4 位 )A 組控制B 組控制D7~D0數(shù)據(jù)總線緩沖器讀 / 寫控制邏輯RDWRA1A0RES E TCS① ② ③ ③ ④ 內(nèi)部邏輯 外設(shè)接口 CPU接口 第八章：并行接口及可編程接口芯片 8255A 8255A的內(nèi)部結(jié)構(gòu) 1. 數(shù)據(jù)總線緩沖器： 三態(tài) 8位雙向緩沖器，與系統(tǒng)數(shù)據(jù)總線連接的緩沖部件；傳送數(shù)據(jù)、控制字、狀態(tài)字的通道。 含 3個(gè)獨(dú)立的 8位并行輸入 /輸出端口，各端口均具有數(shù)據(jù)的控制和鎖存能力?？捎沙绦騺砀淖兤涔δ?，通用性強(qiáng)、使用靈活。另一方面串行通信還可利用現(xiàn)有的電話網(wǎng)絡(luò)來實(shí)現(xiàn)遠(yuǎn)程通信，降低了通信費(fèi)用。 源 目的 T80 1 1 0 1 0 1 0 源 01101010目的 011010100D7D第八章：并行接口及可編程接口芯片 8255A 第八章：并行接口及可編程接口芯片 8255A 串行通信和并行通信比較 ?距離： 并行 —— 近距離傳送（通常小于 30米） 串行 —— 遠(yuǎn)距離傳送（幾米 ~數(shù)千公里） ?速度： 二者的傳送速率與距離成反比，但在短距離內(nèi)并行快得多。 ? 串行傳送： 數(shù)據(jù)在單條 1位寬的傳輸線上，一位一位地按順序分時(shí)傳送。第八章 并行接口及可編程接口芯片 8255A 第八章：并行接口及可編程接口芯片 8255A 學(xué) 習(xí) 目 標(biāo) 1. 理解 Intel系列的 8255A 接口芯片的工作原理 2. 了解可編程并行接口芯片 8255A的結(jié)構(gòu)與功能； 3. 理解可編程并行接口芯片 8255A的三種工作方式； 4. 重點(diǎn)掌握可編程并行接口芯片 8255A的初始化編程方法； 第八章：并行接口及可編程接口芯片 8255A 1. 串行通信和并行通信 2. 可編程并行接口芯片 8255A 第八章：并行接口及可編程接口芯片 8255A 在計(jì)算機(jī)領(lǐng)域中有兩種數(shù)據(jù)通信方式： 串行傳送和并行傳送 ? 并行傳送： 數(shù)據(jù)在多條并行 1位寬的傳輸線上同時(shí)由源傳送到目的。以 1字節(jié)的數(shù)據(jù)為例，在并行傳送中， 1字節(jié)的數(shù)據(jù)通過 8條并行傳輸線同時(shí)由源傳送到目的。以 1字節(jié)為例， 在串行傳送中， 1字節(jié)的數(shù)據(jù)要通過一條傳輸線分 8次由低位到高位按順序一位一位地傳送 。 ?設(shè)備費(fèi)用： 隨著大規(guī)模和超大規(guī)模集成電路的發(fā)展、邏輯器件價(jià)格趨低，而通信線路費(fèi)用趨高，因此對(duì)遠(yuǎn)距離通信而言，串行通信的費(fèi)用顯然會(huì)低得多。 第八章：并行接口及可編程接口芯片 8255A 1. 串行通信和并行通信 2. 可編程并行接口芯片 8255A 第八章：并行接口及可編程接口芯片 8255A 概述 Intel8255A是一種通用的可編程序并行 I/O接口芯片，又稱 “可編程外設(shè)接口芯片 ”，是為 Intel8080/8085系列微處理?yè)?jù)設(shè)計(jì)的，也可用于其它系列的微機(jī)系統(tǒng)。通過 8255A， CPU可直接同外設(shè)相連接，是應(yīng)用最廣的并行 I/O接口芯片?？赏ㄟ^編程設(shè)置各端口的工作方式和數(shù)據(jù)傳送方向 (入 /出 /雙向 )。 2. 3個(gè) 8位數(shù)據(jù)端口 (PA、 PB、 PC)： 通常 PA口與 PB口用作輸入輸出的數(shù)據(jù)端口， PC口用作數(shù)據(jù)傳輸或提供聯(lián)絡(luò)線的端口。 3. A組、 B組控制電路： 這兩組控制電路根據(jù) CPU發(fā)出的方式選擇控制字來控制 8255A的工作方式，每個(gè)控制組都接收來自讀寫控制邏輯的“命令”，接收來自內(nèi)部數(shù)據(jù)總線的“控制字”，并向與其相連的端口發(fā)出適當(dāng)?shù)目刂菩盘?hào)。 4. 讀 /寫控制邏輯： 用來管理數(shù)據(jù)、控制字和狀態(tài)字的傳送，接收系統(tǒng)總線發(fā)來的有關(guān)信號(hào)，并向 A、 B兩組控制部件發(fā)送命令。 1. 連接系統(tǒng)總線的主要引腳 D0～ D7： 數(shù)據(jù)線，雙向，連 CPU數(shù)據(jù)總線； RESET： 復(fù)位輸入，接系統(tǒng)總線的 RESET； CS： 片選控制輸入，接譯碼器； RD*： 讀命令輸入，接 CPU的 RD*或 IOR*； WR*： 寫命令輸入，接 CPU的 WR*或I
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1