【正文】 室的燈是否亮 , １表示亮 , ０表示滅。 (2) 兩個(gè)班上自習(xí)， 開大教室的燈。 2022/1/4 13 例 44 有三個(gè)班學(xué)生上自習(xí)，大教室能容納兩個(gè)班學(xué)生， 小教室能容納一個(gè)班學(xué)生。 2022/1/4 11 (2)列真值表； 把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式 ； 表 32 例 33真值表 Ａ Ｂ Ｃ Ｙ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ １ １ １ １ ０ ０ ０ １ ０ １ １ １ １ ０ １ １ １ １ １ (3) 由真值表寫邏輯表達(dá)式，并化簡(jiǎn)； 化簡(jiǎn)得最簡(jiǎn)式： 2022/1/4 12 圖 43 例 43的邏輯電路圖 (4) 畫邏輯電路圖： 用與非門實(shí)現(xiàn)，其邏輯圖與例 31相同。 解： (1)分析設(shè)計(jì)要求，設(shè)輸入輸出變量并邏輯賦值； 輸入變量：煙感 A 、溫感 B，紫外線光感 C； 輸出變量：報(bào)警控制信號(hào) Y。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類型的探測(cè)器發(fā)出火災(zāi)檢測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng) 產(chǎn)生報(bào)警控制信號(hào)。 2022/1/4 10 2. 組合邏輯電路設(shè)計(jì)方法舉例。 圖 42（ b）邏輯圖 2022/1/4 9 組合邏輯電路的設(shè)計(jì)方法 １ .組合邏輯電路的設(shè)計(jì)步驟： (1)分析設(shè)計(jì)要求，設(shè)置輸入輸出變量并邏輯賦值； (2)列真值表； (3)寫出邏輯表達(dá)式，并化簡(jiǎn)； (4)畫邏輯電路圖。由于這一加法器電路沒有考慮低位的進(jìn)位，所以稱該電路為半加器。 S BABABABABAABBABAABBABABFAFFF??????????????))((1132ABABFC ??? 12022/1/4 8 表 42 例 42真值表 該電路實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的功能。 BCACABF ???2022/1/4 6 例 42 分析圖 42（ a）所示電路的邏輯功能。 由真值表可知，三個(gè)變量輸入 Ａ ， Ｂ ， Ｃ ，只有兩個(gè)及兩個(gè)以上變量取值為 1時(shí)，輸出才為 1。 解：第一步：由邏輯圖可以寫輸出 F的邏輯表達(dá)式為： 圖 31 例 31邏輯電路圖 BCACABF ???2022/1/4 5 第二步：可變換為 F = AB+AC+BC 第三步：列出真值表如表 41所示。 所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。 2022/1/4 3 組合邏輯電路的分析方法 1. 分析的主要步驟如下： (1)由邏輯圖寫表達(dá)式； (2)化簡(jiǎn)表達(dá)式； (3)列真值表； (4)描述邏輯功能。 本章內(nèi)容提要 小規(guī)模集成電路 (SSI)構(gòu)成 組合邏輯電路的一般分析方法和設(shè)計(jì)方法。2022/1/4 1 第 4章 組合邏輯電路 組合邏輯電路的分析方法 組合邏輯電路的設(shè)計(jì)方法 組合邏輯電路的分析和設(shè)計(jì)方法 2022/1/4 2 第 4章 組合邏輯電路 數(shù)字電路分類：組合邏輯電路和時(shí)序邏輯電路 。 組合邏輯電路 : 任意時(shí)刻的輸出僅僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。 常用組合邏輯電路的基本工作原理及常用中規(guī)模集成（ MSI）組合邏輯電路的邏輯功能、使用方法和應(yīng)用舉例。 門級(jí)組合邏輯電路的分析和設(shè)計(jì)方法 小規(guī)模集成電路是指每片在十個(gè)門以下的集成芯片。 2022/1/4 4 2. 舉例說(shuō)明組合邏輯電路的分析方法 例 41 試分析圖 31所示電路的邏輯功能。 Ａ Ｂ Ｃ F ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ １ １ １ １ ０ ０ ０ １ ０ １ １ １ １ ０ １ １ １ １ １ 表 41 例 31真值表 第四步：確定電路的邏輯功能?？梢婋娐房蓪?shí)現(xiàn) 多數(shù)表決 邏輯功能 。 圖 42 例 42邏輯電路圖 仿真 2022/1/4 7 解：為了方便寫表達(dá)式，在圖中標(biāo)注中間變量，比如 F F2和 F3。 S是它們的和， C是向高位的進(jìn)位。根據(jù) S和 C的表達(dá)式，將原電路圖改畫成圖 32（ b）所示的邏輯圖。 與分析過(guò)程相反 ， 組合邏輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問(wèn)題 ， 求出實(shí)現(xiàn)其邏輯功能的最簡(jiǎn)單的邏輯電路 。 例 43 一火災(zāi)報(bào)警系統(tǒng)，設(shè)有 煙感、溫感和紫外光感 三種類型的火災(zāi)探測(cè)器。 設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號(hào)的電路。 邏輯賦值：用 1表示肯定，用 0表示否定。 如果作以下變換： 用一個(gè)與或非門加一個(gè)非門就可以實(shí)現(xiàn)， 其邏輯電路圖如圖 43所示。設(shè)計(jì)兩個(gè)教室是否開燈的邏輯 控制電路，要求如下： (1) 一個(gè)班學(xué)生上自習(xí)， 開小教室的燈。 (3) 三個(gè)班上自習(xí)， 兩教室均開燈。 2022/1/4 14 （２） 列真值表： 如表 34所示。若要求用Ｔ TＬ與非門，實(shí)現(xiàn)該設(shè)計(jì)電路的設(shè)計(jì)步驟如下： 首先 , 將化簡(jiǎn)后的與或邏輯表達(dá)式轉(zhuǎn)換為與非形式； 然后再畫出如圖 (b)所示的邏輯圖； 最后， 畫出用與非門實(shí)現(xiàn)的組合邏輯電路。ABYamp。＝ 1＝ 1≥1GCamp。amp。 amp。 amp。amp。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，提案通過(guò)。 2022/1/4 19 作業(yè)題 P84 2022/1/4 20 編碼器 常用中規(guī)模集成組合邏輯器件及其應(yīng)用 2022/1/4 21 人們?yōu)榻鉀Q實(shí)踐上遇到的各種邏輯問(wèn)題，設(shè)計(jì)了許多邏輯電路。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成 中規(guī)模集成的組合邏輯電路產(chǎn)品 。下面分別進(jìn)行介紹。 編碼器 數(shù)字電路只能以二進(jìn)制信號(hào)工作。 實(shí)現(xiàn)編碼的邏輯電路 ， 稱為 編碼 器 。 例：對(duì) 101鍵盤編碼時(shí) ， 采用了 7位二進(jìn)制代碼ASCⅡ 碼 。 目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種 。 舉例 ：以一個(gè)三位二進(jìn)制普通編碼器為例，說(shuō)明普通編碼器的工作原理。 任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)求 表達(dá)式、電路圖？ 其它輸入取值組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng)。 當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。 I0~I7 低電平有效 允許編碼，但無(wú)有效 編碼請(qǐng)求 優(yōu)先權(quán)最高 2022/1/4 29 (2) 編碼輸出端 ：從功能表可以看出， 74LS148編碼器的編碼 輸出是反碼 。 S S 禁止?fàn)顟B(tài) 工作狀態(tài) 2022/1/4 31 允許編碼，但無(wú)有效編碼請(qǐng)求 正在優(yōu)先編碼 （ 4）選通輸出端 YS和擴(kuò)展輸出端 YEX：為擴(kuò)展編碼器功能而設(shè)置。 要求初步具備 查閱器件手冊(cè) 的能力。 2022/1/4 33 圖 47 用 74LS148接成的 16線 —4線優(yōu)先編碼器 優(yōu)先權(quán) 最高(2)片無(wú)有效 編碼請(qǐng)求時(shí)才允許 (1)片編碼 編碼輸出的最高位 編碼輸出為原碼 2022/1/4 34 譯碼器 譯碼 ： 編碼的逆過(guò)程，將編碼時(shí)賦予代碼的特定含義 “ 翻譯 ” 出來(lái)。 常用的譯碼器有 二進(jìn)制譯碼器 、 二 十進(jìn)制 譯碼器 和 顯示譯碼器 等。 輸入是三位二進(jìn)制代碼、有八種狀態(tài)，八個(gè)輸出端分別對(duì)應(yīng)其中一種輸入狀態(tài)。 2022/1/4 36 1. 74LS138的邏輯功能 內(nèi)部電路圖 負(fù)邏輯與非門 譯碼輸入端 S為控制端（又稱使能端） S=1 譯碼工作 S=0 禁止譯碼， 輸出全 1 321 SSSS ???輸出端 )7,2,1,0( ???? imSY ii為便于理解功能而分析內(nèi)部電路 2022/1/4 37 表 46 74LS138的功能表 譯中為 0 高電平有效 低電平 有效 禁止譯碼 譯碼工作 2022/1/4 38 圖 48 74LS138的邏輯符號(hào) 低電平有效輸出 三位二進(jìn)制代碼 使能端 2022/1/4 39 如 74LS138的功能表所示，當(dāng) S1接 +5V， S2和S3接地時(shí)，得到對(duì)應(yīng)個(gè)輸入端的輸出 Y： 0120 AAAY ? 0121 AAAY ?0122 AAAY ? 0123 AAAY ?0124 AAAY ? 0125 AAAY ?0126 AAAY ? 0127 AAAY ?2022/1/4 40 74LS138的邏輯功能 三個(gè)譯碼輸入端（又稱地址輸入端） AA A0，八個(gè)譯碼輸出端 ，以及三個(gè)控制端（又稱使能端） 、 、 。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。 也可以說(shuō)對(duì)應(yīng)的輸出端被 “ 譯中 ” 。 Y0~Y7 )7,2,1,0( ???? imSY ii2022/1/4 42 2. 應(yīng)用舉例 (1)功能擴(kuò)展 (利用使能端實(shí)現(xiàn) ) 圖 39 用兩片 74LS138譯碼器構(gòu)成 4線 —16線譯碼器 A3 =0時(shí)，片 Ⅰ 工作，片 Ⅱ 禁止 A3 =1時(shí)，片 Ⅰ 禁止，片 Ⅱ 工作 擴(kuò)展位控制 使能端 2022/1/4 43 (2) 實(shí)現(xiàn)組合邏輯函數(shù) F（ A， B， C） )7,2,1,0,1( ?????? iSmmSY iii? ?? )7~0(),( imCBAF i 比較以上兩式可知，把 3線 — 8線譯碼器74LS138地址輸入端（ A2A1A0）作為邏輯函數(shù)的輸入變量（ ABC），譯碼器的每個(gè)輸出端 Yi都與某一個(gè)最小項(xiàng) mi相對(duì)應(yīng)，加上適當(dāng)?shù)拈T電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。 Y1 Y３ Y６ Y５ Y７ 76531)7,6,5,3,1(),(YYYYYmCBAF?????? ?圖 410 例 44電路圖2022/1/4 46 二 十進(jìn)制譯碼器 二 — 十進(jìn)制