【正文】 ?????????????????????????????12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式 邏輯圖 1 1 1 1≥ 1 ≥ 1amp。邏輯圖 、 3位二進(jìn)制優(yōu)先編碼器 在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的，即具有單方面排斥的特性。 amp。 ? 用 N位二進(jìn)制代碼對(duì) N=2N個(gè)信號(hào)進(jìn)行編碼的電路。 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 000 001 010 011 100 101 110 111 X Y A B C 表：真值表 X A B C A B C A B C A B C? ? ? ?Y A B C AB C A B C A B C? ? ? ?( ) ( )( ) ( )X A B C A B C A B C ABCA B C B C A B C BCA B C A B CA B C? ? ? ?? ? ? ?? ? ? ?? ? ?Y A B C A B C A BC A B CA B B C C A A B B C C A? ? ? ?? ? ? ? ? ?＆ ＆ ＆＆＆ ＆ 1 1 = 1 = 1 12 V 12 V Y X A B C 畫(huà)邏輯圖 編碼器 實(shí)現(xiàn)編碼操作的電路稱(chēng)為編碼器。 ? 則三個(gè)車(chē)間的工作情況及變壓器是否供電，列于表 中。 ? 設(shè) A、 B、 C為輸入變量， X、 Y為輸出邏輯函數(shù)。不送電時(shí)線圈不通電 ?？刂齐娐返妮敵鼋永^電器線圈 。 其中 X變壓器的功率為 13KVA（ 千伏安 ） ， Y變壓器的功率為25KVA。amp。 A B C Y A B C Y0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111A B CCABCBAmmmY ?????? 765 3 3 邏輯表達(dá)式 真值表 2 2 1 設(shè)定變量、狀態(tài)賦值 分析 A BC 00 01 11 1001 5 邏輯變換 3 卡諾圖 3 最簡(jiǎn)與或表達(dá)式 化簡(jiǎn) 4 1 1 1 化簡(jiǎn) 4 Y= AB +AC 5 ACABY ??ABACYamp。 設(shè)主裁判為變量 A，副裁判分別為 B和 C；表示成功與否的燈為 Y。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。 例 1： 用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。 ?電路具有選擇數(shù)據(jù)輸入功能。11例 3：試分析圖 34所示邏輯電路的功能 。amp。 電路的邏輯功能 ABBAY ???A0A1FD0D1D2D3圖3 4圖≥ 1amp。 Y和 A、B的邏輯關(guān)系為： A、 B中只要一個(gè)為 0， Y=1； A、 B全為 1時(shí)，Y=0。 Y 3≥ 1≥ 111ABC YY 1Y 2≥ 1BBACBABYYYYBYXYBAYCBAY?????????????????????????213321邏輯表達(dá)式 BABBABBACBAY ???????最簡(jiǎn)與或表達(dá)式 真值表 A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCYamp。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有 2票或 3票同意，表決就通過(guò)。 amp。amp。 ?按集成度不同： SSI、 MSI、 LSI、 VLSI 組合邏輯電路的分析和設(shè)計(jì) ? 組合邏輯電路的分析 ? 組合邏輯電路的設(shè)計(jì) 組合邏輯電路的分析 ? 由給定組合電路的邏輯圖出發(fā)，分析其邏輯功能所要遵循的基本步驟。 任何時(shí)刻電路的輸出狀態(tài)，僅決定于該時(shí)刻電路各個(gè)輸入 狀態(tài)，而與該時(shí)刻之前的狀態(tài)無(wú)關(guān)。? 組合邏輯電路的特點(diǎn) ? 組合邏輯電路分析和設(shè)計(jì) ? 典型組合電路分析和設(shè)計(jì) ? 組合邏輯電路的竟?fàn)幟半U(xiǎn) 內(nèi)容： 第三章 組合邏輯電路 組合邏輯電路的特點(diǎn) 組合邏輯電路…………I 0I 1I n 1Y 0Y 1Y m 1… …輸入輸出組合電路框架圖 ???????????????),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY????輸出 ： 1 邏輯功能特點(diǎn)： 2 電路結(jié)構(gòu)特點(diǎn)： （ 1） 由常用的門(mén)電路組合而成； （ 2） 無(wú)反饋連接和存儲(chǔ)信號(hào)的記憶元件。 二、 組和電路的功能表示方法： 真值表、卡諾圖、邏輯表達(dá)式及時(shí)間圖。 三 、組和電路分類(lèi) ? 按邏輯功能特點(diǎn)： 加法器、比較器、編譯器、譯碼器等 ?按使用的基本開(kāi)關(guān)元件： CMOS、 TTL等。 ? 分析方法： （ 1）根據(jù)給定的邏輯圖寫(xiě)出輸出函數(shù)的邏輯表達(dá)式； （ 2）進(jìn)行化簡(jiǎn)，求出輸出函數(shù)的最簡(jiǎn)與或表達(dá)式； （ 3）寫(xiě)真值表； （ 4）綜述其功能； 例 1：試分析如下組合邏輯電路 ABCYamp。amp。邏輯圖 邏輯表達(dá)式 1 1 ABY ?1BCY ?21Y2Y3YY從輸入到輸出逐級(jí)寫(xiě)出 ACBCABYYYY 321 ??CAY ?3最簡(jiǎn)與或表達(dá)式 2 CABCABY ???化簡(jiǎn) 2 A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111 3 真值表 3 4 電路的邏輯功能 當(dāng)輸入 A、 B、C中有 2個(gè)或 3個(gè)為 1時(shí)，輸出 Y為 1，否則輸出 Y為 0。 4 例 2：試分析圖所示邏輯電路的功能 。用與非門(mén)實(shí)現(xiàn) 電路的輸出 Y只與輸入 A、 B有關(guān)，而與輸入 C無(wú)關(guān)。所以 Y和 A、 B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。amp。amp。 ⑴ 寫(xiě)出邏輯表達(dá)式 1 0 10 0 101 2 1 0 3F A A D A A DA A D A A D????1 0 1 00 0 1 1 2 1 0 3F A A D A A D A A D A A D? ? ? ?⑵ 列出真值表 A1 A0 F 0 0 0 1 1 0 1 1 D0 D1 D2 D3 ⑶ 確定邏輯功能 ? 由表看出， ? A1A0=00時(shí)， F=D0； ? A1A0=01時(shí)， F=D1； ? A1A0=10時(shí)， F=D2； ? A1A0=11時(shí)， F=D3。 組合邏輯電路的設(shè)計(jì) ?步驟： ? 根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路 進(jìn)行邏輯抽象： ? 分析、設(shè)定變量、狀態(tài)賦值、列真值表； 進(jìn)行化簡(jiǎn)： ? 利用卡諾圖化簡(jiǎn)； ? 利用公式法化簡(jiǎn)； 畫(huà)邏輯圖： ? 變換最簡(jiǎn)的表達(dá)式，畫(huà)出邏輯圖。設(shè)舉重比賽有 3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。用 1表示成功， 0表示不成功。amp。 6 邏輯電路圖 6 例 35 某工廠有 A、 B、 C三個(gè)車(chē)間 ， 各需電力 10KW，由廠變電所的 X， Y兩臺(tái)變壓器供電 。 為合理供電 ， 需設(shè)計(jì)一個(gè)送電控制電路 。 送電時(shí)線圈通電 。 線圈動(dòng)作電壓 12V， 線圈電阻 300歐 。 ? A、 B、 C工作用 1表示，不工作用 0表示；送電用 1表 示，不送電用 0表示。 (一個(gè)車(chē)間工作時(shí)， X供電，兩個(gè)車(chē)間工作時(shí)，由 Y供電，三個(gè)車(chē)間同時(shí)工作時(shí)， X、 Y同時(shí)送電 )。 二進(jìn)制編碼器 3位二進(jìn)制編碼器 編碼：用文字、符號(hào)和數(shù)字表示特定對(duì)象的過(guò)程。 輸入輸 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 1輸入8個(gè)互斥的信號(hào)輸出3位二進(jìn)制代碼 真值表 753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY???????????????邏輯表達(dá)式 I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a ) 由或門(mén)構(gòu)成 (b ) 由與非門(mén)構(gòu)成≥ 1 ≥ 1≥ 1 amp。amp。 設(shè) I7的優(yōu)先級(jí)別最高， I6次之，依此類(lèi)推， I0最低?！?1amp。 集成 3位二進(jìn)制優(yōu)先編碼器 VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 G ND 16 15 1 4 1 3 1 2 11 1 0 974L S 14 8 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 1 5 1474L S 14 8 5 4 3 2 1 13 12 11 10(a ) 引腳排列圖 (b) 邏輯功能示意圖集成 3位二進(jìn)制優(yōu)先編碼器 74LS148 輸 入I輸 出Y3 Y2 Y1 Y00( I0)1( I1)2( I2)3( I3)4( I4)5( I5)6( I6)7( I7)8( I8)9( I9)0 0 0 00 0 0 10 0 1 00 0 1 10