計(jì)算機(jī)組成原理第十章-展示頁
2025-05-24 16:36本頁面
【正文】 掘指令級(jí)的并行性，從而確定哪些指令可以并行執(zhí)行，然后把并行指令放在一起并重新排序，提取并調(diào)度其指令級(jí)的并行，并將這種并行性通過屬性字段“顯式”地告知指令執(zhí)行部件。這些屬性信息并不是在指令執(zhí)行過程中由處理機(jī)判定后獲得的，而是由編譯程序在編譯時(shí)通過對(duì)源代碼的分析獲取指令級(jí)的并行性信息，并填寫到執(zhí)行代碼中。 EPIC既不是RISC，也不是 CISC，而是一種吸收了 CISC和 RISC兩者長(zhǎng)處的全新的體系結(jié)構(gòu)。 安騰體系結(jié)構(gòu) :與 IA32指令系統(tǒng)的兼容性。第十章安騰高性能處理機(jī)體系結(jié)構(gòu) 返回 第十章安騰高性能處理機(jī)體系結(jié)構(gòu) ? 高性能處理機(jī)體系結(jié)構(gòu)的演變 ? 安騰體系結(jié)構(gòu)的基本設(shè)計(jì)思想 ? 安騰指令系統(tǒng)結(jié)構(gòu) ? 指令級(jí)并行機(jī)制 ? 雙核安騰處理機(jī)的組成 一、 IA體系結(jié)構(gòu)的歷史演變 二、英特爾 64位處理機(jī)的兩種體系結(jié)構(gòu) 一、 IA體系結(jié)構(gòu)的歷史演變 ? IA32體系結(jié)構(gòu)： IA32家族中的第一款 32位微處理機(jī)流水技術(shù) ? IA32體系結(jié)構(gòu)仍是基于 CISC架構(gòu)的處理機(jī)。 ? Pentium體系結(jié)構(gòu) :CISC外殼加 RISC內(nèi)核的結(jié)構(gòu) 二、英特爾 64位處理機(jī)的兩種體系結(jié)構(gòu) 64T(英特爾 64):基于顯式并行指令計(jì)算 EPIC（ Explicitly Parallel Instruction Computing）技術(shù)的 IA64體系結(jié)構(gòu) ,不與 IA32指令系統(tǒng)的兼容性。 ? 安騰體系結(jié)構(gòu)脫離了 IA32 CISC體系結(jié)構(gòu)的束縛，但并沒有完全照搬 RISC處理機(jī)的設(shè)計(jì)思想。主要體現(xiàn)在以下幾個(gè)方面： ? 顯式并行指令計(jì)算 (EPIC)技術(shù) ? 超長(zhǎng)指令字 (VLIW)技術(shù) ? 分支推斷技術(shù) ? 推測(cè)技術(shù) ? 軟件流水技術(shù) ? 顯式并行指令計(jì)算 (EPIC)技術(shù) ? 安騰的指令中設(shè)計(jì)了屬性字段，用于指明哪些指令可以并行執(zhí)行。這就是所謂顯式并行的概念。 超長(zhǎng)指令字 (VLIW)技術(shù) ? 超長(zhǎng)指令字 (VLIW)技術(shù)是提高計(jì)算機(jī)系統(tǒng)并行性的有效手段。 ? EPIC是基于超長(zhǎng)指令字的設(shè)計(jì)。 分支推斷技術(shù) ? 技術(shù)能將傳統(tǒng)的“ if then else” 分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的順序 /并行代碼，以避免由于錯(cuò)誤預(yù)測(cè)分支而付出代價(jià)。 ? 采用了推斷技術(shù)后，原有的轉(zhuǎn)移指令被轉(zhuǎn)換成條件執(zhí)行指令。更進(jìn)一步，以前由于程序分支和指令依賴等因素不能并行執(zhí)行的許多指令現(xiàn)在完全可以并行執(zhí)行，從而提高了處理機(jī)的執(zhí)行效率。 ? 控制推測(cè)技術(shù)和數(shù)據(jù)推測(cè)技術(shù)允許提前執(zhí)行從內(nèi)存單元至通用寄存器的取數(shù)指令。而數(shù)據(jù)推測(cè)技術(shù)則用于解決提前取數(shù)指令后的數(shù)據(jù)相關(guān)性問題。 軟件流水技術(shù) ? 安騰體系結(jié)構(gòu)提供了很強(qiáng)的硬件支持，使循環(huán)執(zhí)行過程中一次循環(huán)的代碼執(zhí)行與下一次循環(huán)代碼的執(zhí)行在時(shí)間上部分重疊，也即下一個(gè)循環(huán)步可以在上一個(gè)循環(huán)步結(jié)束前開始執(zhí)行。因此，安騰處理機(jī)能夠通過旋轉(zhuǎn)寄存器機(jī)制為每個(gè)循環(huán)步提供自己的寄存器，并且不需要把循環(huán)擴(kuò)展開來。 寄存器堆棧技術(shù) ? 安騰處理機(jī)利用 128個(gè)通用寄存器中的 96個(gè)堆棧寄存器實(shí)現(xiàn)寄存器堆棧，并在處理機(jī)內(nèi)部設(shè)置一個(gè)寄存器堆棧引擎 RSE來管理寄存器堆棧。這樣，編譯器將看到一個(gè)容量沒有限制的寄存器堆棧空間。這些執(zhí)行單元被分為四類： ? I單元 :整數(shù)執(zhí)行單元，用于執(zhí)行整數(shù)算術(shù)運(yùn)算、邏輯運(yùn)算、移位和比特處理等指令，以及 32位數(shù)據(jù)和指針操作。 ? B單元 :轉(zhuǎn)移執(zhí)行單元，用于執(zhí)行轉(zhuǎn)移分支類指令。 相應(yīng)地，安騰指令系統(tǒng)中的所有指令被分成六種類型，每種指令使用一種或多種執(zhí)行單元。見下一頁圖 ? 只有取數(shù) load和存數(shù) store指令才能夠訪問內(nèi)存，所有其他指令都在寄存器上操作。 ? 一方面可以加快數(shù)據(jù)存取的速度，減少訪存延遲，另一方面可以更好地支持并行操作。故一條典型的 R R R型安騰指令需要 21位來標(biāo)識(shí)兩個(gè)源寄存器操作數(shù)和一個(gè)目標(biāo)寄存器操作數(shù)。 ? 安騰體系結(jié)構(gòu)采用超長(zhǎng)指令字技術(shù)，利用集束指令合成； ? 指令組 ? 指令組將相互之間沒有讀后寫相關(guān)，寫后寫相關(guān)，可以并行執(zhí)行的一組指令集合。 ? 四、安騰匯編語言格式 [qp]Mnemonic[. Comp1][. Comp2] dest=src ? mnemonic為指令助記符。 ? src為源操作數(shù)，給出若干個(gè)寄存器操作數(shù)或立即數(shù)。在指令執(zhí)行時(shí)，如果選定的一比特推斷寄存器的當(dāng)前值為 1，則該指令的執(zhí)行結(jié)果最終會(huì)被硬件采用；否則，該指令的執(zhí)行結(jié)果將被硬件放棄。因此，所有的指令都可以看作是條件執(zhí)行的。 例 1:下面給出一些匯編指令 ① add rl=r2
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1