【正文】 狀態(tài)。 ? 假定在 t= tR時(shí) VS會(huì)下降到“ 1”電平的臨界值 V1以下，從而使保存的信息丟失； ? 通過計(jì)算可得出信息保存時(shí)間 tR約為 2ms~。 +E +EφφVIVST1T2T4T3CSRO圖4. 5 MO S管 柵極電容保存信息的原理(1) MOs管柵極電容保存信息的原理 ? 在 φ =+E時(shí)， CS的充電電壓反映了 VI的輸入狀態(tài)（反相），這就是信息的寫入過程。 ? 若要寫 0，在 DS1線上 加 低電位，使 A點(diǎn)電位下降， T2管 截止， B點(diǎn)電位上升， T1管導(dǎo)通，完成寫“ 0”。 (2) 讀出 ? 字線上加 高電位， T3與 T4開啟；若原存“ 1”，使讀出電路產(chǎn)生“讀1”信號(hào)。 ４ .2 半導(dǎo)體讀寫存儲(chǔ)器 ■ 半導(dǎo)體 RAM 雙極型 RAM MOS型 RAM 靜態(tài) RAM 動(dòng)態(tài) RAM 基本存儲(chǔ)單元 ◆ 存儲(chǔ)單元是存儲(chǔ)器的最基本的存儲(chǔ)元件，它可用來存儲(chǔ)一位二進(jìn)制信息。 CPU總線控制器M0M3M2M1圖4 . 2 多體交叉存儲(chǔ)系統(tǒng) ? 設(shè)有 m個(gè)體，地址為 0， m， …… km 的存儲(chǔ)單元位于 0號(hào)存儲(chǔ)體中；地址為 1， m+1， …… km+1 的存儲(chǔ)單元位于 1號(hào)存儲(chǔ)體中； …… ；地址為 m1， 2m1， …… (k+1)m 1 的存儲(chǔ)單元位于 m1號(hào)存儲(chǔ)體中。 2. 多體交叉存取 ? 把主存分為若干容量相同、能獨(dú)立地由 CPU進(jìn)行存取的存儲(chǔ)體。 ? 具有“主存 —輔存”層次的存儲(chǔ)系統(tǒng)是一個(gè)既具有主存的存取速度又具有輔存的大容量低成本特點(diǎn)的一個(gè)存儲(chǔ)器總體 。 ? Cache是一種采用和 CPU工藝相類似的半導(dǎo)體器件構(gòu)成的存儲(chǔ)裝置，其速度可與 CPU相匹配，但容量較小，只能存放一小段程序和數(shù)據(jù)。 ? CPU訪問內(nèi)存時(shí)，將地址碼同時(shí)送到 Cache和主存，若在 Cache中找到相應(yīng)內(nèi)容，稱訪問“命中”，信息就從 Cache中讀?。? ? 否則 CPU就以較慢的速度從主存中讀?。ǚQ訪問“不命中”）。 ? 由二類存儲(chǔ)器構(gòu)成的存儲(chǔ)系統(tǒng)層次結(jié)構(gòu) C PU 主存 輔存高速緩存圖4 . 1 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)(1) “高速緩存 —主存”層次 ? 這個(gè)層次主要解決存儲(chǔ)器的速度問題。 ? 外存儲(chǔ)器主要由磁表面存儲(chǔ)器組成，光存儲(chǔ)器應(yīng)用已很廣泛，漸漸成為一種重要的輔助存儲(chǔ)器。 ? 外存儲(chǔ)器的特點(diǎn)是容量大，所以可存放大量的程序和數(shù)據(jù)。 (3) 輔助存儲(chǔ)器 ? 輔助存儲(chǔ)器又稱外存儲(chǔ)器。 ? 其存取速度能接近 CPU的工作速度，用來臨時(shí)存放指令和數(shù)據(jù)。 ? 有的 ROM位于主存中特定區(qū)域（如 IBMPC機(jī)中ROM BIOS）其訪問方式和 RAM一樣按地址訪問； ? 也有的 ROM用作輔存，采用順序訪問方式，例如CDROM。 ? 磁盤就是先尋找信息所在的扇區(qū)，然后再順序存取信息，此類存儲(chǔ)器的容量也比較大，速度則介于 SAM和RAM之中，主要用作輔存。 ? 半導(dǎo)體存儲(chǔ)器一般屬于這類存儲(chǔ)器。 ? 磁帶存儲(chǔ)器就是一種順序存儲(chǔ)器，它的最大優(yōu)點(diǎn)是存儲(chǔ)容量大，缺點(diǎn)則是存取速度慢。 ? 半導(dǎo)體存儲(chǔ)器 ? 磁性材料存儲(chǔ)器 ? 光介質(zhì)存儲(chǔ)器 2. 按存取方式分類 (1) 順序存取存儲(chǔ)器（ SAM） ? 這類存儲(chǔ)器的特點(diǎn)是信息順序存放或讀出，其存取時(shí)間取決于信息存放位置。 ? 存儲(chǔ)器的頻寬 B表示存儲(chǔ)器被連續(xù)訪問時(shí)，可以提供的數(shù)據(jù)傳送速率； ? 常用每秒鐘傳送信息的位數(shù)（或字節(jié)數(shù)）來衡量。 ? 存取周期用 TM表示，它直接關(guān)系到計(jì)算機(jī)的運(yùn)算速度。 ? TA是從存儲(chǔ)器接到讀命令以后至信息被送到數(shù)據(jù)總線上所需的時(shí)間。 ? TW是將一個(gè)字寫入存儲(chǔ)器所需的時(shí)間。 存儲(chǔ)器概述 存儲(chǔ)器的主要性能指標(biāo) ◆ 評(píng)價(jià)存儲(chǔ)器特性的主要標(biāo)準(zhǔn)是 大容量 、 高速度 和 低價(jià)格 。 ● 存儲(chǔ)系統(tǒng) 由存放程序和數(shù)據(jù)的各類存儲(chǔ)設(shè)備及有關(guān)的軟件所構(gòu)成。 （ 5）輔存（磁表面存儲(chǔ)器、光盤）的存儲(chǔ)原理與讀 /寫過程。 （ 3） Cache的工作原理、調(diào)度算法和一致性問題。第 4章 存儲(chǔ)系統(tǒng) 本章學(xué)習(xí)導(dǎo)讀： （ 1）主存儲(chǔ)器的組成與結(jié)構(gòu)。 （ 2）存儲(chǔ)系統(tǒng)的三層結(jié)構(gòu)： Cache主存和輔存。 （ 4）虛擬存儲(chǔ)器的工作原理。 ● 存儲(chǔ)器 是計(jì)算機(jī)系統(tǒng)的重要組成部分，用它來存放程序和數(shù)據(jù)。 ? 有了存儲(chǔ)器，計(jì)算機(jī)就具有記憶能力，因而能自動(dòng)地進(jìn)行操作。 ? 存儲(chǔ)器的容量指它能存放的二進(jìn)制位數(shù)或字（字節(jié)）數(shù)； ? 存儲(chǔ)器的速度可用訪問時(shí)間、存儲(chǔ)周期或頻寬來描述。 ? 訪問時(shí)間一般用讀出時(shí)間 TA及寫入時(shí)間 TW來描述。 ? 存取周期是存儲(chǔ)器進(jìn)行一次完整的讀寫操作所需要的全部時(shí)間； ? 存儲(chǔ)器進(jìn)行連續(xù)讀寫操作所允許的最短間隔時(shí)間。 一般有 TM TA 、 TM TW ， TM的單位常采用微秒或毫微秒。 ? 存儲(chǔ)器的價(jià)格可用總價(jià)格 C或每位價(jià)格 c來表示 ， 若存儲(chǔ)器按位計(jì)算的容量為 S； ? 則 :c=C/S 存儲(chǔ)器分類 1. 按存儲(chǔ)元件分類 ? 存儲(chǔ)元件必須具有兩個(gè)截然不同的物理狀態(tài)，才能被用來表示二進(jìn)制代碼“ 0和 1”。 ? 它不按字單元編址，而以記錄塊為單位編址。 (2) 隨機(jī)存取存儲(chǔ)器（ RAM） ? 這類存儲(chǔ)器的特點(diǎn)是 CPU或 I/O設(shè)備在任一時(shí)刻都可按地址訪問其任一個(gè)存儲(chǔ)單元，而且訪問時(shí)間與地址無關(guān)，都是一個(gè)存取周期。 (3) 直接存取存儲(chǔ)器（ DAM） ? 此類存儲(chǔ)器的存取方式介于 RAM和 SAM之間，先選取需要存取信息所在的區(qū)域，然后用順序方式存取。 (4) 只讀存儲(chǔ)器（ ROM） ? 在正常讀寫操作下，這類存儲(chǔ)器的內(nèi)容只能讀出而不能寫入。 3. 按存儲(chǔ)器在計(jì)算機(jī)中的功能分類 (1) 高速緩沖存儲(chǔ)器（ Cache） ? 目前由雙極型半導(dǎo)體組成，構(gòu)成計(jì)算機(jī)系統(tǒng)中的一個(gè)高速小容量存儲(chǔ)器。 (2) 主存儲(chǔ)器 ? 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的重要部件，用來存放計(jì)算機(jī) 運(yùn)行時(shí) 的大量程序和數(shù)據(jù)，主存儲(chǔ)器目前一般用MOS半導(dǎo)體存儲(chǔ)器構(gòu)成。 ? CPU能夠直接訪問的存儲(chǔ)器稱內(nèi)存儲(chǔ)器，高速緩存和主存都是內(nèi)存儲(chǔ)器。 ? 外存儲(chǔ)器的內(nèi)容需要調(diào)入主存后才能被 CPU訪問。 存儲(chǔ)器結(jié)構(gòu) 1. 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) ? 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)就是把各種不同容量和不同存取速度的存儲(chǔ)器按一定的結(jié)構(gòu)有機(jī)地組織在一起； ? 程序和數(shù)據(jù)按不同的層次存放在各級(jí)存儲(chǔ)器中，而整個(gè)存儲(chǔ)系統(tǒng)具有較好的速度、容量和價(jià)格等方面的綜合性能指標(biāo)。 ? 在 CPU與主存之間再增設(shè)一級(jí)存儲(chǔ)器，稱高速緩沖存儲(chǔ)器（ Cache）。此時(shí)一般要進(jìn)行 Cache和主存的信息交換。 (2) “主存 —輔存”層次 ? 這個(gè)層次主要解決存儲(chǔ)器的容量問題。 ? 把正在被 CPU使用的“活動(dòng)”的程序和數(shù)據(jù)放在主存中，其余信息則存放在容量大、但速度較慢的輔存中。 ? 在不提高各存儲(chǔ)體存取速度的前提下，通過CPU與各存儲(chǔ)體的并行交叉存取操作，提高整個(gè)主存儲(chǔ)器的頻寬。 ? CPU訪問 M0~ M3的時(shí)間安排 讀寫命令0讀寫命令3讀寫命令2讀寫命令1(a) CPU依 次向各體發(fā)出讀寫命令 (b) CPU訪 問各存儲(chǔ)體的時(shí)間圖4 . 3 多體交叉存儲(chǔ)器的訪問TM ? 盡管每個(gè)存儲(chǔ)體的存儲(chǔ)周期為 TM，但 CPU每隔 1/4TM就可以讀出或?qū)懭胍粋€(gè)數(shù)據(jù)。 1. 六管靜態(tài)存儲(chǔ)單元 字選擇線W VccA BT5T6T3 T4T1T2DS1DS0≈ ≈位線控制 至讀、寫電路 圖4 . 4 六管靜態(tài)M O S R A M 單元電路(1) 信息的保持 ? 字選線 W加低電位， T3與 T4截止，觸發(fā)器與外界隔離，保持原有信息不變。 (3) 寫入 ? 字線上加高電位， T3與 T4開啟；若要寫 1，在 DS0線 上加 低電位。 字選擇線W VccA BT5T6T3 T4T1T2DS1DS0≈ ≈位線控制 至讀、寫電路 圖4 . 4 六管靜態(tài)M O S R A M 單元電路2. 動(dòng)態(tài) MOS存儲(chǔ)單元 ? 動(dòng)態(tài) RAM利用 MOS管的 柵極電容 來保存信息，在“信息保持”狀態(tài)下，存儲(chǔ)單元中沒有電流流動(dòng)，因而大大降低了功耗。 ? 實(shí)際上 T3的輸入阻抗不可能為理想的無窮大， CS上的電荷會(huì)緩慢泄放； ? 當(dāng) φ變?yōu)?0V， T1~T4均不導(dǎo)通， T3的輸入阻抗可視為無窮大， CS所充電荷就不會(huì)泄放，保持原有電平。 +E +EφφVIVST1T2T4T3CSRO圖4. 5 MO S管 柵極電容保存信息的原理同列其它單元DS1DS2CS1CS2CD1CD2T3 T4T1 T2Tc TdA B+E+ Φ0預(yù)充電 預(yù)充電圖4 . 6 四管動(dòng)態(tài)M O S 單元電路行選擇線(2) 四管動(dòng)態(tài) RAM單元 ① 信息保持： ? 行選信號(hào)無效時(shí)，T T4， TT2均不導(dǎo)通；信息存在 T1和 T2管的柵電容 CS1和CS2上。 ② 讀操作 ： ? 預(yù)充電：發(fā) +Φ 0脈沖， ? 令行選擇線有效， T3和 T4導(dǎo)通。 ? 以上過程讀出是非破壞性的。 ③ 寫操作： ? 先后送 +Φ0和行選擇脈沖 ； ? 若要寫“ 1”，在 DS1上加高電位，在 DS2上加低電位。 ② 寫入： 要寫 1，在數(shù)據(jù)線上加高電位，經(jīng) T管對(duì) CS充電。 (3) 單管動(dòng)態(tài) RAM電路 半導(dǎo)體 RAM芯片 地址寄存器X譯碼器驅(qū)動(dòng)器I / O 電路Y 譯碼器地址寄存器輸出驅(qū)動(dòng)控制電路輸出輸入讀/ 寫 片選0163816 4 X 6 4存儲(chǔ)矩陣0 1 63A6A7A11圖4 . 8 靜態(tài)M O S R A M 芯片結(jié)構(gòu)圖.........A0A1A5........................ 1. 靜態(tài) MOS存儲(chǔ)器芯片 ? 存儲(chǔ)體 ? 讀寫電路 ? 地址譯碼 ? 控制電路 (1)芯片組成： ① 存儲(chǔ)體 （存儲(chǔ)矩陣） ? 存儲(chǔ)體是存儲(chǔ)單元的集合。由 X選擇線（行選擇線）和 Y選擇線（列選擇線）來選擇所需用的單元。 ? 兩種地址譯碼方式： ? 一種是單譯碼方式，適用于小容量存儲(chǔ)器； ② 地址譯碼器 ? 地址譯碼器把用二進(jìn)制表示的地址轉(zhuǎn)換為譯碼輸入線上的高電位，以便驅(qū)動(dòng)相應(yīng)的讀寫電路。 ☉ 地址輸入線 n=4，經(jīng)地址譯碼器譯碼后，產(chǎn)生 16個(gè)字選線，分別對(duì)應(yīng) 16個(gè)地址。 ☉ 地址譯碼器分為 X和 Y兩個(gè)譯碼器。 ☉ 圖 4096 1的存儲(chǔ)單元矩陣；對(duì) 4096個(gè)單元選址，需要 12根地址線： A0—A11。 ④ I/O控制 ? 它處于數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭?，并具有放大信息的作用? ⑥ 讀 /寫控制 ? 根據(jù) CPU給出的信號(hào)是讀命令還是寫命令，控制被選中存儲(chǔ)單元的讀寫。 ① 位擴(kuò)展 ? 用若干片位數(shù)較少的存儲(chǔ)器芯片構(gòu)成具有給定字長(zhǎng)的存儲(chǔ)器，而 存儲(chǔ)器的字?jǐn)?shù)與芯片上的字?jǐn)?shù)相同 。 ② 字?jǐn)U展 ? 字?jǐn)U展是容量的擴(kuò)充， 位數(shù)不變 。 中央處理器(CPU)地址總線D0A0A11D7數(shù)據(jù)總線圖4 . 1 1 位擴(kuò)展示意A15A14CPUA13A0WED0D72:4譯碼CE16KX8WECE16KX8WECE16KX8WECE16KX8WE圖4 . 1 2 字?jǐn)U展示意圖(4) 靜態(tài) RAM芯片與 CPU連接 ? 要考慮和解決的幾個(gè)問題： ? CPU的負(fù)載能力 ： ☉ 當(dāng)存儲(chǔ)芯片較多時(shí)，在 CPU與存儲(chǔ)芯片之間，要增加必要的緩沖和驅(qū)動(dòng)電路。 (5) 靜態(tài)存儲(chǔ)芯片的讀 /寫周期 ? 要保證正確地讀 /寫，必須注意 CPU時(shí)序與存儲(chǔ)器讀 /寫周