數(shù)字電路期末總復(fù)習(xí)-展示頁(yè)
2025-05-21 02:10本頁(yè)面
【正文】 Q0n Q1n Q2n Q3n 1 ↑ 1 X … X 0 1 X Q0n Q1n Q2n 1 ↑ 0 X … X 0 1 X Q0n Q1n Q2n 1 ↑ X X … X 1 0 1 Q1n Q2n Q3n 1 ↑ X X … X 1 0 0 Q1n Q2n Q3n 1 X X X … X 0 0 X Q0n Q1n Q2n Q2n R CP DSR D0 … D 3 MB MA DSL Q0n+1 Q1n+1 Q2n+1 Q3n+1 1 0 1 0 四、移位寄存器的應(yīng)用 —— 構(gòu)成計(jì)數(shù)器 （一）環(huán)形計(jì)數(shù)器 （ 1）連接方法： 將移位寄存器的輸出 Q3反饋到 Ｊ、 K輸入端。 ? 因此 記憶元件 (Memory Devices)是時(shí)序邏輯電路的基本元件。 第四章 時(shí)序邏輯電路 ? 組合邏輯電路某一時(shí)刻的輸出只取決于 此時(shí)刻的 輸入。 當(dāng)兩個(gè) 4位數(shù)比較時(shí)，先比較最高位，最高位 相同時(shí)比較次高位，依此類推。每輸入一組不同的代碼，只有一 個(gè)輸出呈現(xiàn)有效狀態(tài)。 7I普通編碼器 任何時(shí)候只能有一個(gè)輸入線上有信號(hào)。 且二者必須同時(shí)使用！ 第四節(jié) 組合邏輯電路模塊及其應(yīng)用 一、編碼器 8線至 3線優(yōu)先編碼器 74LS148 70 ~ II為編碼輸入端， 012 , YYY為三位二進(jìn)制編碼輸出端， 輸入輸出的有效信號(hào)都是 0。 （ 1）加選通脈沖 （ 2）修改邏輯設(shè)計(jì)，增加冗余項(xiàng) （ 3）輸出接濾波電容 第三節(jié) 超高速集成電路硬件描述語(yǔ)言 VHDL 一、 VHDL 語(yǔ)言的三個(gè)基本組成部分 參數(shù)部分 —— 程序包 接口部分 — 設(shè)計(jì)實(shí)體 描述部分 — 結(jié)構(gòu)體 二、端口的模式 輸入（ Input） 輸出（ Output） 雙向（ Inout）： 緩沖（ Buffer）： 三、 結(jié)構(gòu)體有三種描述方式 –行為描述 (behavioral) –數(shù)據(jù)流描述 (dataflow) –結(jié)構(gòu)化描述 (structural) 四 . VHDL邏輯操作符（七個(gè)）： AND（與）、 OR（或）、 NAND（與非）、 NOR（或非）、 XOR（同或）、 XNOR（異或）、 NOT（非） 五 . VHDL程序必需的兩個(gè)元素： ? ENTITY（實(shí)體）：通過(guò)端口（ PORT）的外部輸入和輸出來(lái)描述一個(gè)給定的邏輯功能。 （ 3）列真值表 寫出邏輯表達(dá)式 選器件類型 邏輯函數(shù)化簡(jiǎn)或變換 畫出邏輯電路圖 第二節(jié) 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn) 在組合電路中，當(dāng)邏輯門有兩個(gè)互補(bǔ)輸入信號(hào)同時(shí)向相反狀態(tài)變化時(shí)，輸出端可能產(chǎn)生過(guò)渡干擾脈沖的現(xiàn)象稱為 競(jìng)爭(zhēng)冒險(xiǎn) 。分析事件的因果關(guān)系，把原因設(shè)置 為輸入變量，結(jié)果設(shè)置為輸出變量 （ 2）狀態(tài)賦值。 根據(jù)真值表，判斷電路的邏輯功能。 二、組合邏輯電路的分析： 步驟： 根據(jù)給定邏輯電路圖，從輸入到輸出逐級(jí)寫 出各輸出端的邏輯表達(dá)式，最后得到表示輸出 與輸入關(guān)系的邏輯表達(dá)式 利用公式法或卡諾圖法，簡(jiǎn)化或變換輸出 邏輯表達(dá)式。 處理方法： (2)化簡(jiǎn)時(shí)可根據(jù)需要 ， 把無(wú)關(guān)項(xiàng)視為“ 1”也可視為 “ 0”， 使函數(shù)得到 最簡(jiǎn) 。 （ 4）圈 可重復(fù)包圍 但每個(gè)圈內(nèi)必須有 新 的最小項(xiàng)。 （ 2）圈的 個(gè)數(shù)要少 ，使化簡(jiǎn)后邏輯函數(shù)的與項(xiàng)最少。 一、代數(shù)法化簡(jiǎn)邏輯函數(shù) ? 配項(xiàng)：先乘以 A+A或加上 AA，增加必要的乘積項(xiàng)， 再用以上方法化簡(jiǎn)。 ? 吸收：利用 A + AB = A消去多余的與項(xiàng) 。 F?一、函數(shù)表達(dá)式的五種常用形式 “與 ― 或 ” 式 “或 ― 與 ” 式 “與非 ― 與非 ” 式 “或非 ― 或非 ” 式 “與 ― 或 ― 非 ” 式 基本形式 第三節(jié) 邏輯函數(shù)的標(biāo)準(zhǔn)形式 二、邏輯函數(shù)的標(biāo)準(zhǔn)形式 （ 1） 最小項(xiàng) （ 2）最小項(xiàng)的表示方法： （ 3）最小項(xiàng)的性質(zhì)： 如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，通常稱為最小項(xiàng)。） 換成 或 （＋）， 或 換成 與 （ ）；再
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1