【正文】 序列發(fā)生器的結(jié)構(gòu)主要分為兩類，一類稱為簡(jiǎn)單型碼序列發(fā)生器，另一類稱為模塊型碼序列發(fā)生器。而 FPGA 具有硬件電路實(shí)現(xiàn)的優(yōu)點(diǎn) , 又具有設(shè)計(jì)上的靈活性 , 并且由于 FPGA 便于實(shí)現(xiàn)大規(guī)模的數(shù)字系統(tǒng) 。文章提出 VHDL 語(yǔ)言實(shí)現(xiàn)， l 序列電路是周期、初相位可編程變化的，其應(yīng)用較為靈活，通過(guò)微處理器對(duì)其進(jìn)行適當(dāng)?shù)某跏蓟?，即可產(chǎn)生用戶所需周 期、初相位的 m 序列輸出。 (2)DSP 編程實(shí)現(xiàn) 該方法專業(yè)性過(guò)強(qiáng)，不適合一般用戶。偽噪聲發(fā)生器在測(cè)距、通信等領(lǐng)域的應(yīng)用日益受到人們重視。在現(xiàn)代工程實(shí)踐中 , m 序列在通訊、導(dǎo)航、雷達(dá)、通信系統(tǒng)性能的測(cè)量等領(lǐng)域中有著廣泛的應(yīng)用。序列的統(tǒng)計(jì)特性分析表明：該方法產(chǎn)生的序列符合ｍ序列的偽隨機(jī)特性，驗(yàn)證了算法的正確性?；?FPGA 的ｍ序列發(fā)生器 I 基于 FPGA 的ｍ序列發(fā)生器 摘 要 ｍ序列廣泛應(yīng)用于密碼學(xué)、通信、雷達(dá)、導(dǎo)航等多個(gè)領(lǐng)域，本文提出了一種基于FPGA 的偽隨機(jī)序列產(chǎn)生方法，應(yīng)用移位寄存器理論從序列的本原多項(xiàng)式出發(fā)，獲得產(chǎn)生該序列的移位寄存器反饋邏輯式，結(jié)合 FPGA 芯片結(jié)構(gòu)特點(diǎn)，在序列算法實(shí)現(xiàn)中采用元件例化語(yǔ)句。算法運(yùn)用 VHDL 語(yǔ)言編程，以 A1tera 的 QuartusⅡ軟件為開(kāi)發(fā)平臺(tái)，給出了序列的仿真波形。 關(guān)鍵詞 ： ｍ序列；移位寄存器理論； VHDL 語(yǔ)言 基于 FPGA 的ｍ序列發(fā)生器 目 錄 摘 要 ..................................................... I 1 m序列 ................................................... 1 理論基礎(chǔ) ............................................ 1 線性反饋移位寄存器 ................................. 2 2 m序列的性質(zhì) .............................................. 5 均衡性 .............................................. 5 游程特性 ............................................. 5 自相關(guān)特性 .......................................... 5 偽噪聲特性 .......................................... 7 3 m序列的應(yīng)用 .............................................. 9 擴(kuò)展頻譜通信 ........................................ 9 通信加密 ........................................... 10 4 開(kāi)發(fā)工具簡(jiǎn)介 ............................................ 11 Quartus II 簡(jiǎn)介 ..................................... 11 數(shù)字系統(tǒng)開(kāi)發(fā)流程 ................................... 12 FPGA 簡(jiǎn)介 ........................................... 12 5 m序列生成器仿真分析 ..................................... 16 反饋系數(shù)表存儲(chǔ)器設(shè)計(jì) ............................... 16 移位存儲(chǔ)器設(shè)計(jì) ..................................... 17 基于 FPGA 的ｍ序列發(fā)生器 仿真分析 ........................................... 18 參考文獻(xiàn) .................................................. 20 附 錄 .................................................... 22 基于 FPGA 的ｍ序列發(fā)生器 1 1 m 序列 m 序列是偽隨機(jī)序列的一種 ,結(jié)構(gòu)簡(jiǎn)單 ,實(shí)現(xiàn)方便。例如 , 在連續(xù)波雷達(dá)中可用作測(cè)距信號(hào) , 在遙控系統(tǒng)中可用作遙控信號(hào) , 在多址通信中可用作地址信號(hào) , 在數(shù)字通信中可用作群同步信號(hào) ,還可用作噪聲源及在保密通信中起 加密作用等。目前，m 序列產(chǎn)生實(shí)現(xiàn)方法主要有 3種： (1)門電路實(shí)現(xiàn) 該方法設(shè)計(jì)簡(jiǎn)單，但隨移位寄存器級(jí)數(shù)的增長(zhǎng)，電路裝調(diào)困難，且占用的印制板面積較大。 (3)VHDL 與 CPLD 實(shí)現(xiàn) 由于 CPLD 的高集成度，而且 VHDL 語(yǔ)言編程較為方便，故可以大大減少電路的裝調(diào)的困難。用軟件方式構(gòu)成的特點(diǎn)是采用靈活的數(shù)據(jù)查詢方式可以獲得任意級(jí)數(shù) n 的本原多項(xiàng)式系數(shù) ,從而實(shí)現(xiàn) m 序列的產(chǎn)生 , 但速度受到單片機(jī)工作速度的限制。 理論基礎(chǔ) m 序列是最長(zhǎng)線性反饋移位寄存器序列的簡(jiǎn)稱，它是由帶線性反饋的移位寄存器產(chǎn)生的周期最長(zhǎng)的一種序列。原理圖 如圖 1 所示。從原則上看，就可以用將一個(gè)長(zhǎng)周期序列疊加在輸入序列上的方法來(lái)實(shí)現(xiàn)，并且疊加序列的周期越長(zhǎng)越好。所以，人們就不得不企圖用簡(jiǎn)單電路來(lái)產(chǎn)生盡量長(zhǎng)的序列。信道中存在的隨機(jī)噪聲會(huì)使模擬信號(hào)產(chǎn)生失真，或使數(shù)字信 號(hào)解調(diào)后出現(xiàn)誤碼；同時(shí)，它還是限制信道容量的一個(gè) 重要因素。例如，在實(shí)驗(yàn)室中對(duì)通信設(shè)備或系統(tǒng)進(jìn)行測(cè)試時(shí)，有時(shí)要故意加入一定的隨機(jī)噪聲，這時(shí)則需要產(chǎn)生它。另外，為了實(shí)現(xiàn)高可靠的保密通信，也希望利用隨機(jī)噪聲。直到 60 年代，偽隨機(jī)噪聲的出現(xiàn) 才使上述困難 得 到解決。由于它具有隨機(jī)噪聲的優(yōu)點(diǎn)，又避免了它的缺點(diǎn)，因此獲得了日益廣泛的實(shí)際應(yīng)用。今后我們將這種周期序列稱為偽隨機(jī)序列。他又可分為線性反饋移存器和非線性反饋遺存器兩類。由于它的理論比較成熟，實(shí)現(xiàn)比較簡(jiǎn)便，實(shí) 際應(yīng)用也比較廣泛 [7]。圖 22中示出了 n 級(jí)移位寄存器，其中有若干級(jí)經(jīng)模 2加法器反饋到第 1 級(jí)。所以，寄存器的狀態(tài)可以是非全 0 的 12?n 狀 態(tài)之一。如果反饋線所分布的級(jí)次是恰當(dāng)?shù)模敲?，移位寄存器的狀態(tài)必然各態(tài)歷經(jīng)后才會(huì)循環(huán)。由此可見(jiàn)，應(yīng)用 n級(jí)移位寄存器所產(chǎn)生的序列的周期最長(zhǎng)是 12?n 。 線性反饋移位寄存器 基于 FPGA 的ｍ序列發(fā)生器 3 圖 12 線性移位寄存器 由于帶有反饋，因此在移位脈沖作用下，移位寄存器各級(jí)的狀態(tài)將不斷變化，通常移位寄存器的最后一級(jí)做輸出，輸出序列為 輸出序列是一個(gè)周期序列。當(dāng)移位寄存器的級(jí)數(shù)及時(shí)鐘一定時(shí)，輸出序列就由移位寄存器的初始狀態(tài)及反饋邏輯完全確定。為了避免這種情況，需設(shè)置全 0 排除電路。設(shè)圖 101 所示的線性反饋移位寄存器的初始狀態(tài)為 (a0 a1 ? an2 an1)， 經(jīng)一次移位線性反饋，移位寄存器左端第一級(jí)的輸入為 若經(jīng) k 次移位，則第一級(jí)的輸入為 其中， l=n+k1≥ n, k=1,2,3,? （ 2） 線性反饋移位寄存器 基于 FPGA 的ｍ序列發(fā)生器 4 用多項(xiàng)式 f(x)來(lái)描述線性反饋移位寄存器的反饋連接狀態(tài)： 若一個(gè) n 次多項(xiàng)式 f(x) ① f(x)為既約多項(xiàng)式 (即不能分解因式的多項(xiàng)式 ) ② f(x)可整除 (xp+1), p=2n ③ f(x)除不盡 (xq+1), qp 則稱 f(x)為本原多項(xiàng)式 。 N 級(jí)移位寄存器有2n 狀態(tài)，這些狀態(tài)對(duì)應(yīng)二進(jìn)制有一半為偶數(shù)（即末位數(shù)為 0），另一半為奇數(shù)（即末尾數(shù)為 1）。 例如，級(jí)數(shù) n=3，碼序列周期 P=231=7 時(shí)，起始狀態(tài)為“ 111”， Ci=(13)8=(1011)2,即 C0= C1=0、 C2= C3=1。 游程特性 長(zhǎng)度為 k的游程數(shù)占游程總數(shù) 的 1/2k。 移位相加特性 一個(gè) m 序列與其循環(huán)移位逐次比較，相同碼的位數(shù)與不同碼的位數(shù)相差 1 位。在 m 序列中，常用 +1 代表 0，用 1 代表 定義：設(shè)長(zhǎng)為 p 的 m 序列，記作 經(jīng)過(guò) j 次移位后， m 序列為 其中 ai+p=ai(以 p 為周期 )，以上兩序列的對(duì)應(yīng)項(xiàng)相乘然后相加， 利用所得的總和 來(lái)衡量一個(gè) m 序列與它的 j 次移位序列之間的相關(guān)程度，并把它叫做 m 序列(a1,a2,a3,?, ap)的自