【正文】 特殊邏輯功能的增強型嵌入式陣列和一個實現(xiàn)一般邏輯功能的邏輯陣列。 （ 4）靈活的內(nèi)部連線：快速、可預(yù)測聯(lián)縣延時的快速通道；實現(xiàn)算術(shù)功能（諸如快速加法器、計數(shù)器和比較器）的專用進位鏈；實現(xiàn)高速、多扇入功能的專用級聯(lián)鏈；實現(xiàn)內(nèi)部總線的三態(tài)模擬；多達 6 個全局時鐘信號和 4個全局清除信號。 （ 2）高密度： 1 萬到 10 萬個典型門，高達 49152 位內(nèi)部 RAM（每個 EAB 有 4096 位，這些都可在不降低邏輯能力的情況下使用）。 ACEX 1K 是 20xx年推出的 低價格的 SRAM 工藝 的 PLD。斜率累加器用語補償和修正測溫過程中的非線形性，其輸出用于修正減法計數(shù)器的預(yù)置值，只要記數(shù)門仍未關(guān)閉就重復(fù)上述過程，直到溫度寄存器值達到被測溫度值。記數(shù)門的開啟時間由高溫度系數(shù)振蕩器來決定，每次測量前首先將 55℃所對應(yīng)的一個基數(shù)分別置入減法計數(shù)器 溫度寄存器中，減法計數(shù)器 1 和溫度寄存器被預(yù)置在 55℃所對應(yīng)的一個基數(shù)值。圖中低溫度系數(shù)晶振的振蕩頻率受溫度的影響很小，用于產(chǎn)生固定頻率的脈沖信號送給減法計數(shù)器 1；高溫度系數(shù)晶振隨溫度變化其振蕩頻率明顯改變，所產(chǎn)生的信號作為減法計數(shù)器 2 的脈沖輸入。在本設(shè)計中采用的是DS18B20 的 3腳封裝形式。 DS18B20 的供電方式有兩種：一種為寄生電源，另一種為外加電源。 VDD 是外部 +5V 電源端，不用時應(yīng)接 地。 I/O 為數(shù)據(jù)輸入 /輸出端（即單線總線）。其 管腳排列如 圖 423（ b） 所示。 表 41 是一部分溫度值對應(yīng)的二進制溫度數(shù)據(jù)。它主要包括寄生電源、溫度傳感器、 64 位激光 ROM 單線接口、存放中間數(shù)據(jù)的高速暫存器，用于存儲用戶設(shè)置的溫度上下限值的 TH和 TL 觸發(fā)器存儲與控制邏輯， 8 位循環(huán)冗余校驗碼（ CRC）發(fā)生器等七部分 ,其測得的溫度數(shù)據(jù)如表所示。 DS18B20工 作 時按此寄存器中的分辨率將溫度轉(zhuǎn)換成相應(yīng)精度的數(shù)值?？赏ㄟ^軟件寫入用戶報警上下限值。 DS18B20 的內(nèi)部結(jié)構(gòu) ： DS18B20有 4個主要的數(shù)據(jù)部件： （ 1） 64位激光 ROM， 溫度靈敏元件。 可直接將溫度轉(zhuǎn)化成串行數(shù)字信號供微機處理 。理由：電路簡單可靠，不需要 A/D 轉(zhuǎn)換直接同 FPGA 芯片相連。 DS18B20 可以程序設(shè)置 9~12 位的分辨率，可以設(shè)置的報警溫度存儲在 EEPROM中，掉電后依然保存 [5]。單線數(shù)字溫 度傳感器 DS18B20簡介新的“一線器件”體積更小、適用電壓更寬、更經(jīng)濟，數(shù)字化。但其成本太貴，不適合做普通設(shè)計。在 0C? 100C? 時，最大線性偏差小于 ? 。 方案一：采用溫度傳感器鉑電阻 Pt1000。 （ 4）靈敏度：通常情況下，在傳感器的線性范圍內(nèi)，傳感器的靈敏度越高越好。 （ 3）精度的確定：傳感器精度越高，價格越高。當(dāng)傳感器種類確定時， 首先要看其量程是否滿足要求。衡量傳感器靜態(tài)特性的重要特性的重要指標是： （ 1）線性范圍：即傳感器的輸出量與輸入量成正比的范圍。如果沒有傳感器對原始參數(shù)進行精確可靠的測量，那么無論是信號轉(zhuǎn)換或信息處理，或者是數(shù)據(jù)的顯示與控制都是不可能實現(xiàn)的。同時，將定時的時長和設(shè)置溫度的值通過 6 個數(shù)碼管顯示出來 [9]。測量溫度和設(shè)置溫度都送給 FPGA 控制器，控制器對兩個溫度值比較并做出判斷，當(dāng)測量溫度大于設(shè)置溫度時，控制器發(fā)出制冷的控制信號；當(dāng)測量溫度小于設(shè)置溫度時，則發(fā)出加熱控制信號；當(dāng)兩者相等時既不制冷也不加熱。電源電壓為 和。本設(shè)計使用的 FPGA 芯片是 Altera 公司的 ACEX 1K 系列的 EP1K30TC1443，溫度傳感器采用高精度數(shù)字溫度傳感器 DS18B20。所以同過上面的對兩個方案的比較論證，本次設(shè)計采用方案 2來實現(xiàn) [4]。方案 2采用的是以 FPGA 為核心控制器件，同時溫度傳感器采用的是高精度的數(shù)字溫度傳感器DS18B20，通過該傳感器采集的溫度信息不需要經(jīng)過信號放大和 A/D 轉(zhuǎn)換直接以數(shù)字信號的形式傳遞給控制芯片，使得電路的連接大大的簡化了，減小了電路復(fù)雜所帶來的誤差等問題。其方框圖 32如下： 圖 32 基于 FPGA 的空調(diào)控制系統(tǒng)框圖 方案論證與確定 通過比較兩個方案，方案 1 采用單片機為核心控制器件，該方案的優(yōu)點是容易控制，系統(tǒng)原理比較簡單， 電路可靠，容易實現(xiàn)控制目的。其方框圖 31 如下 : 8 圖 31 基于單片機的空調(diào)控制系統(tǒng)框圖 方案 2：該方案以 FPGA 為核心控制器件 ，采用數(shù)字溫度傳感器 DS18B20 進行溫度采集，將采集到的溫度數(shù)字直接以數(shù)字信號傳輸給 FPGA 控制器，控制器通過比較采集的溫度和用戶設(shè)置的溫度來做出發(fā)送降溫還是加熱的控制信號給空調(diào)機。 方案 1：該方案采用的是 AT89C51 單片機為核心控制器件，用它來處理各個單元電路的工作以及檢測其運行情況。總之 空調(diào)技術(shù)的 研究 發(fā)展很快， 并且 開發(fā)出了種類繁多的空調(diào)產(chǎn)品 [3]。還能滿足節(jié)能環(huán)保的要求；在以 網(wǎng)絡(luò) 信息代表 的 2l世紀 ， 作為家電產(chǎn)品的空調(diào)器也必將隨之步入網(wǎng)絡(luò)信息時代 。不光調(diào)節(jié)空氣的溫度，對空氣的舒適度也進行調(diào)節(jié)；隨著 各國政府對空調(diào)的能耗標準提出要求。首先是后風(fēng)扇 時代 ， 典型特征是功能僅限制于制冷制熱，技術(shù)含量低；接下來是純空調(diào)時代。 [10] VHDL 的設(shè)計步驟 采用 VHDL 的系統(tǒng)設(shè)計，一般有以下 6個步驟： (1) 按要求的功能模塊劃分； (2) VHDL 的設(shè)計描述（設(shè)計輸入）； (3) 代碼仿真模擬（前仿真）； (4) 設(shè)計綜合、優(yōu)化和布局布線； (5) 布局布線后的仿真模擬（后仿真）； (6) 設(shè)計的實現(xiàn)（下載到目標器件）。 VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分及端口）和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。 VHDL 語言 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。 EDA 技術(shù) EDA 是 電子設(shè)計自動化 （ Electronic Design Automation）的縮寫，在 20 世紀 90 年代初從 計算機輔助設(shè)計 （ CAD）、 計算機輔助制造 （ CAM）、 計算機輔助測試 （ CAT）和 計算機輔助工程 （ CAE）的概念發(fā)展而來 的。 和 FPGA 之間的界限正變得模糊。具體體現(xiàn)在： 正在由點 5V 電壓向低電壓 甚至 器件演進，降低功耗。 可編程器件的前景及趨勢 CPLD/FPGA 的設(shè)計開發(fā)采用功能強大的 EDA 工具，設(shè)計成功的邏輯功能軟件有很好的兼容性和可移植性，開發(fā)周期短。 2. 基于 EDA 的 CPLD/FPGA 應(yīng)用 電子產(chǎn)品的高度集成數(shù)字化是必由之路，我國的電子設(shè)計技術(shù)現(xiàn)在又面臨一次新突破即 CPLD/FPGA 在 EDA 基礎(chǔ)上的廣泛應(yīng)用。 可編程邏輯器件的應(yīng)用 可編程邏輯器件在電子領(lǐng)域的應(yīng)用主要有兩方面： 在 ASIC 設(shè)計中的應(yīng)用 把一個有專用目的，并具有一定規(guī)模的電路或子系統(tǒng)集成化而且設(shè)計在一芯片上，這就是專用集成電路 ASIC 的設(shè)計任務(wù)，通常 ASIC 的設(shè)計要么采用全定制電路設(shè)計方法，要么采用半定制電路設(shè)計方法進行檢驗，若不滿足要求，還要重新設(shè)計再進行驗證。簡單 PLD（ PROM、 PLA、 PAL 和 GAL、EPLD、和 CPLD）都屬于陣列型 PLD。 按結(jié)構(gòu)特點分類 ： 目前常用的可編程邏輯器件都是從與陣列、或陣列和門陣列發(fā)展起來的，所以可以從結(jié)構(gòu)上將其分為兩大類。一次性可編程器件的優(yōu)點是集成度高、工作頻率而后可靠性高、抗干擾能力強。其具體的劃分如下圖： 圖 21 PLD 結(jié)構(gòu)圖 按可編程原理分類： 從可編程特性上可以將 PLD 分成一次性編程和重復(fù)可編程兩類。 按集成度分類 ： PLD 從集成密度可分為低密度可編程邏輯器件（ LDPLD）和高密度可編程邏輯器件（ HDPLD）兩類。 [1] 可編程邏輯器件的分類 隨著微電子技術(shù)的發(fā)展，可編程邏輯器件 品種越來越多，型號越來越復(fù)雜。 Altera 公司的與 4 非門結(jié)構(gòu)基于一個由與門、或和異或門組成的邏輯快。 FPGA：在 FPGA 中，常用的編程工藝有反熔絲和 SRAM 兩類。目前主要的半導(dǎo)體公司，如 Xilinx 和 AMD 公司等。目前使用最廣泛的可編程邏輯器件是 CPLD 和 FPGA。 可編程邏輯器件的結(jié)構(gòu) PLD 基本結(jié)構(gòu) ： PLD 的基本結(jié)構(gòu)由輸入緩沖電路、與陣列、或陣列、輸出緩沖電路等 4部分組成。 20 世紀 90 年代后，在生產(chǎn)工藝方面，可編程邏輯器件的線寬越來越小，集成門數(shù)越來越大，功耗越來越低；在測試技術(shù)方面，可編程邏輯器件大多數(shù)均可采用邊界掃描測試技術(shù)；在邏輯功能上，上實現(xiàn) DSP（數(shù)字信號處理）應(yīng)用成為可能。它在結(jié)構(gòu)、制造工藝、集成度、邏輯功能、速度和功耗上都有了很大的提高和改進。下面分別對這三個部分進行介紹。 3 2 可編程邏輯器件 可編程邏輯器件（ Programmable Logic Device， PLD）是一類半定制的通用性器件，與專用集成電路 ASIC 相比， PLD 具有靈活性高、設(shè)計周期短、成本低、風(fēng)險小等優(yōu)勢，因而得 到了廣泛應(yīng)用。 第五章 進行系統(tǒng)軟件設(shè)計，將整個系統(tǒng)分為若干個分模塊以及各模塊的 VHDL 描述和仿真波形。 第三章 對可編程邏輯器件具體的應(yīng)用實例“基于 FPGA 的空調(diào)溫度控制系統(tǒng)”做一個方案論證，通過與一個用單片機為核心芯片 來進行設(shè)計的方案進行比較，使得用可編程邏輯器件來進行系統(tǒng)設(shè)計具有的優(yōu)越性。 論文結(jié)構(gòu)安排 本文一共分為章，各章的內(nèi)容如下： 第一章 介紹了課題研究的背景和意義，以及本課題的主要內(nèi)容和研究方法。同時本文以基于 FPGA 的空調(diào)溫度控制系統(tǒng)設(shè)計為實例，比較形象地展現(xiàn)了可編程邏輯器件在數(shù)字系統(tǒng)設(shè)計中的特點和優(yōu)勢。 2 探討可編程邏輯器件結(jié)構(gòu)特點上以及在數(shù)字系統(tǒng)設(shè)計中與傳統(tǒng)電子器件的區(qū)別 。因此，十分有必要對 PLD 這一族器件進行全面細致的分析研究，從而更好地利用PLD 的優(yōu)勢為電子設(shè)計服務(wù)。 PLD 作為當(dāng)今電子設(shè)計領(lǐng)域應(yīng)用最廣泛的可編程器件之一，其原因是多方面的， PLD 高集成度、可現(xiàn)場修改、開發(fā)周期短等優(yōu)點滿足了從軍用到民用、從高端到低端的大多數(shù)電子設(shè)計領(lǐng)域的需求。 隨著微電子技術(shù)的飛速進步，電子學(xué)進入了一個嶄 新的時代，其特征是電子技術(shù)的應(yīng)用正以空前規(guī)模和速度滲透到各行各業(yè)。此外，可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以象軟件一樣通過編程來修改，這樣就極大的提高了電子系統(tǒng)設(shè)計的靈活性和通用性。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路 (ASIC)芯片，而且希望 ASIC 的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的 ASIC 芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件 (FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列 (FPGA)和復(fù)雜可編程邏輯器件 (CPLD)。它由早期的電子管、晶體管、小中規(guī)模集成電路，發(fā)展到超大規(guī)模集成電路 (VLSIC，幾萬門以上 )以及許多具有特定功能的專用集電路。另外，由于模塊的易用性，也將使得更多的采用 FPGA 產(chǎn)品應(yīng)用于溫控領(lǐng)域，為行業(yè)和我們的生活帶來新的變化。 該課題的研究將有助于采用 FPGA 的系列產(chǎn)品的開發(fā)。另外要能根據(jù)輸入數(shù)據(jù)的變化和溫度傳感器測量得到的溫度同步變化 LCD 上顯示。硬件主要有五大模塊：溫度設(shè)置模塊、定時模塊、 LED 顯示模塊、分頻模塊、 FPGA 控制器模塊。本課題的設(shè)計采用了 溫度傳感器 DS18B20， Altera 公司 ACEX 1K 系列的 EP1K30TC1443 控制器。 涉密論文按學(xué)校規(guī)定處理。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位 論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。 作者 簽名： 日 期： 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進行研究所取得的研究成果。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的 說明并表示了謝意。I 鄭州大學(xué)西亞斯國際學(xué)院 本科畢業(yè)設(shè)計 （ 論文 ） 題 目 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表