【正文】 科學(xué)出版社 2020 年 1 月 [5]中國(guó)電子網(wǎng) . 袁俊 基于 VHDL 的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 20 頁(yè) 共 23 頁(yè) 附錄 library ieee。同時(shí)也感謝學(xué)院為我提供良好的做課程設(shè)計(jì)的環(huán)境。在此期間，我不僅學(xué)到了許多新的知識(shí)，而且也開(kāi)闊了視野，提高了自己的設(shè)計(jì)能力。 袁俊 基于 VHDL 的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 18 頁(yè) 共 23 頁(yè) 致謝 在這次課程設(shè)計(jì)的撰寫過(guò)程中，我得到了許多人的幫助。 在這次設(shè)計(jì)過(guò)程中，體現(xiàn)出自己?jiǎn)为?dú)設(shè)計(jì)的能力以及綜合運(yùn)用知識(shí)的能力，體會(huì)了學(xué)以致用、突出自 己勞動(dòng)成果的喜悅心情，從中發(fā)現(xiàn)自己平時(shí)學(xué)習(xí)的不足和薄弱環(huán)節(jié)，從而加以彌補(bǔ)。 其次，在動(dòng)手 能力方面，很多時(shí)候我都是知識(shí)不能夠結(jié)合實(shí)踐，所以很多時(shí)候我都不知道應(yīng)該怎么樣開(kāi)始，不過(guò)此次由于有了老師的詳細(xì)講解，所以，我能夠很快知道接下來(lái)應(yīng)該做什么，有什么作用，得出什么結(jié)果。 首先，在知識(shí)學(xué)習(xí)方面，雖然我們開(kāi)始有在 計(jì)算機(jī)組成原理 這一門課程中接觸過(guò)VHDL 這一門語(yǔ)言，但是我們都還不是很了解，只知道它由實(shí)體、結(jié)構(gòu)體組成，其余的就不是很了解，但是在此次課程設(shè)計(jì)中，我有了比較詳細(xì)的了解，基本能夠?qū)懗鲆粋€(gè)比較完整的程序。 系統(tǒng)全部恢復(fù)初始狀態(tài)的時(shí)間在 左右（限于版面，未在下圖中標(biāo) 出，向右移動(dòng)水平進(jìn)度條可定位）。系統(tǒng)回到初始狀態(tài)。 （ 7）系統(tǒng)進(jìn)入找零狀態(tài)：找零口打開(kāi)找零，每個(gè)時(shí)鐘上升沿時(shí)出一個(gè) 5 角硬幣，變量 change 實(shí)時(shí)顯示剩余應(yīng)找零金額。 （ 5）系統(tǒng)判斷投入的總金額已經(jīng)達(dá)到票價(jià)總額。 （ 3）乘客按下“開(kāi)始投幣”按鈕，系統(tǒng)進(jìn)入投幣狀態(tài)。 （ 2）乘客選擇出站口為第 12站，系統(tǒng)得出票價(jià)為 4元；選擇購(gòu)買 2 張，系統(tǒng)得出票數(shù)為 2 張。 系統(tǒng)全部恢復(fù)初始狀態(tài)的時(shí)間在 左右（如圖）。系統(tǒng)回到初始狀態(tài)。)找零，每個(gè)時(shí)鐘上升沿時(shí)出一個(gè) 5角硬幣，變量 change實(shí)時(shí)顯示剩余應(yīng)找零金額。 （ 7）系統(tǒng)進(jìn)入找零狀態(tài) (change_state)：找零口打開(kāi) (change_gate=39。139。 （ 5）系統(tǒng)判斷投入的總金額已經(jīng)達(dá)到票價(jià)總額（ total_insert=total_price）。 （ 3）乘客按下“開(kāi)始投幣”按鈕，系統(tǒng)進(jìn)入投 幣狀態(tài)。 （ 2）乘客選擇出站口為第 9 站，系統(tǒng)得出票價(jià)為 4 元；選擇購(gòu)買 3 張，系統(tǒng)得出票數(shù)為 3 張。 系統(tǒng)全部恢復(fù)初始狀態(tài)的時(shí)間在 左右（如圖）。 （ 5）乘客按下“取消”按鈕，系統(tǒng)回到初始狀態(tài)，錢幣“暫存桿”推出，退出乘客投入的錢幣，然后再歸為等待狀態(tài)；其余變量全部清零。），系統(tǒng)進(jìn)入投幣狀態(tài)（ state=insert_state）。 （ 3）乘客按下“開(kāi)始投幣”按鈕（ insert_start=39。 （ 2）乘客選擇出站口為第 11站，系統(tǒng)得出票價(jià)為 4元；選擇購(gòu)買 3 張，系統(tǒng)得出票數(shù)為 3 張。 此段仿真主要驗(yàn)證了在選擇狀態(tài)時(shí)“取消”按鈕的功能正常。139。進(jìn)而得出總票價(jià) total_price 為 40（ 4元）。），錢幣“暫存桿”進(jìn)入等待狀態(tài)（ money_gate=01），系統(tǒng)進(jìn)入選擇狀態(tài)（ state=select_state）。全部的仿真波形截圖如下： 袁俊 基于 VHDL 的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 13 頁(yè) 共 23 頁(yè) 波形仿真結(jié)果分析 1． （ 1）乘客按下“開(kāi)始選擇”按鈕（ select_start=39。 袁俊 基于 VHDL 的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 11 頁(yè) 共 23 頁(yè) 圖 編譯完成圖 袁俊 基于 VHDL 的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 12 頁(yè) 共 23 頁(yè) 4 程序仿真 波形輸入建立 在創(chuàng)建的波形仿真文件中，添加所有輸入輸出端口，并添加 程序中涉及的重要變量進(jìn)行仿真。當(dāng)程序被確認(rèn)無(wú)誤以后會(huì)出現(xiàn)如下界面，如圖 所示。選擇菜單 “File”→“Project”→“Set Project to Curre nt File”,當(dāng)前的文件即被指定。因?yàn)槭鞘褂?VHDL 語(yǔ)言，所以文件后綴名須改成 vhd，詳見(jiàn)圖 所示 ： 袁俊 基于 VHDL 的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 10 頁(yè) 共 23 頁(yè) 圖 文本輸入保存界面 （ 5） 保存以后，對(duì)程序進(jìn)行編譯。在選擇輸入路徑時(shí)，選擇 “Text Editor File”以進(jìn)行文本輸入，如圖 所 示 ： 圖 輸入路徑選擇為文本輸入 （ 3） 在文本輸入界面內(nèi)進(jìn)行程序輸入，如圖 所示 ： 圖 程序輸入界面 （ 4） 輸入完畢后，需要對(duì)程序進(jìn)行保存。 end if。 when others= null。 account_temp:=39。 number:=01。139。 total_price:=price+price。 記錄已選擇購(gòu)票張數(shù) when 10= 選擇 2張票 袁俊 基于 VHDL的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 8頁(yè) 共 23 頁(yè) temp_account:=00010。 計(jì)算總票價(jià) account_temp:=39。表示 3 張票 number:=11。139。039。 end if。139。 票價(jià)為 4元 temp_type:=10000。139。 票價(jià)為 2元 用 5位 邏輯矢量表示票種和數(shù)量 其中前 2位表示票種： 10000 表示 4 元票， 01000 表示 2元票 后 3位表示數(shù)量： 10000 表示 3 張， 01000 表示 2 張， 00100 表示 1 張 二者相加即可同時(shí)表示購(gòu)買的票種和張數(shù)信息 temp_type:=01000。 （ 5） 仿真 這一步主要是未來(lái)確定你的設(shè)計(jì)在經(jīng)過(guò)布局布線之后，是不是還滿足你的設(shè)計(jì)要求。另外，對(duì)于作為一個(gè)獨(dú)立的設(shè)計(jì)項(xiàng)目而言，仿真 文件的提供足可以證明你設(shè)計(jì)的完整性。 （ 3） VHDL 程序仿真 袁俊 基于 VHDL的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 4頁(yè) 共 23 頁(yè) 對(duì)于某些人而言，仿真這一步似乎是可有可無(wú)的。設(shè)計(jì)規(guī)劃主要包括設(shè)計(jì)方式的選擇及是否進(jìn)行模塊劃分。分析設(shè)計(jì)要求，以及自己要達(dá)到的設(shè)計(jì)目的和目標(biāo)。 （ 5） VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是 什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 （ 2） VHDL 豐富的仿 真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 VHDL 語(yǔ)言的特點(diǎn) （ 1） 與其他的硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。現(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多 EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。誕生于 1982 年。 VHDL 語(yǔ)言介紹 VHDL 的簡(jiǎn)介 VHDL(VeryHighSpeed Integrated Circuit HardwareDescription Language)， 翻譯成中 袁俊 基于 VHDL的模擬地鐵售票控制系統(tǒng)設(shè)計(jì)與 實(shí)現(xiàn) 第 3頁(yè) 共 23 頁(yè) 文就是超高速集成電路硬件描述語(yǔ)言。 EDA 技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言 HDL 完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過(guò)程和設(shè)計(jì)觀念，促進(jìn)了 EDA 技術(shù)的迅速發(fā)展。在電子技術(shù)設(shè)計(jì)領(lǐng) 域，可編程邏輯器件（如 CPLD、 FPGA）的應(yīng)用，已得到廣泛的普及，這