【正文】 signal t4b:std_logic_vector(3 downto 0)。 輸入的標準時鐘和使能信號 dout10:out std_logic_vector(7 downto 0))。 （ 3） 10s定時單元控制兩路左拐燈的顯示時間，從 DOUT10端口輸出到顯示控制模塊的 AIN10 端口， 10s 定時單元模塊生成器件如圖 所示， EN10A、 EN10B分別甲路和乙路紅燈的使能信號控制應該那一路紅燈亮。 then t6b=t6b+1。or en60b=39。) then if en60a=39。event and clk=39。 architecture art of t60s is signal t6b:std_logic_vector(5 downto 0)。 輸入的標準時鐘和使能信號 dout60:out std_logic_vector(7 downto 0))。 （ 2） 60s 定時單元控制兩路紅燈的顯示時間，從 DOUT60端口輸出到顯示控制模塊的 AIN60 端口， 60s 定時單元模塊生成器件如圖 所示， EN60A、 EN60B分別甲路和乙路紅燈的使能信號控制應該那一路紅燈亮。 then t6b=t6b+1。or en45b=39。) then if en45a=39。event and clk=39。 architecture art of t45s is signal t6b:std_logic_vector(5 downto 0)。 輸入的標準時鐘和使能信號 dout45:out std_logic_vector(7 downto 0))。 定時單元以及顯示控制、譯碼電路 （ 1） 45s 定時單元控制兩路綠燈的顯示時間，從 DOUT45端口輸出到顯示控制模塊的 AIN45 端口， 45s 定時單元模塊生成器件如圖 所示， EN45A、 EN45B分別甲路和乙路綠燈的使能信號控制應該哪一路的綠燈亮。en:=39。clr:=39。039。039。 if s=45 then a路綠燈亮狀態(tài)持續(xù) 45s state=B。bl=39。bg=39。by=39。 A狀態(tài)各路燈的亮滅 br=39。al=39。ag=39。ay=39。 整形變量 s范圍 0到 60 when A=ar=39。 信號燈的亮滅狀態(tài)分為六種 signal state:state_type。 定義各路信號燈 畢業(yè)設計 第 12 頁 共 38 頁 end entity jtdkz。如圖 交通燈控制模塊生成的器件， CLK 是輸入標準時鐘信號， AR、 AY、 AG、 AL為輸出信號控制甲車道的四盞指示燈， BR、 BY、 BG、 BL為輸出信號控制乙車道的四盞指示燈，部分程序如下： entity jtdkz is port(clk:in std_logic。 系統(tǒng)的頂層電路如圖 ， CLK為整個電路提供 1Hz的標準信號，用四個定時單元 60s 、 45s、10s、 5s 分別控制四盞交通指示燈的倒計時顯示時間，交通燈控制部分 JTDKZ 控制交通燈的每一種狀態(tài)，顯示控制部分 XSKZ部分主要控制交 通燈的亮滅時間，圖中譯碼器是 47 譯碼器，譯碼后數據輸出到共陰數碼管。 圖 交通燈工作示意圖 甲路 乙路 畢業(yè)設計 第 11 頁 共 38 頁 4 系統(tǒng)設計 交通燈控制器的頂層電路圖是采用硬件描述語言設計的一個復雜電路系統(tǒng)，而且采用自頂向下的設計思想，將系統(tǒng)按功能逐層分割的層次化設計方法。交通規(guī)則明確顯示必須按照交通指示燈來執(zhí)行，尤其是左拐，只有在左拐燈亮的時候才可以左拐。 交通燈工作示意圖 十字路口的東西方向和南北方向分別安裝紅、綠、黃、藍交通信號燈，設置示意圖如圖 示。重復以上過程。閃爍 5s后，再切換到甲車道，重復上述過程。 標準信號為整個電路提供 1Hz 信號，信號燈控制電路控制 8 路燈的亮滅，定時電路分為 45s、10s、 5s、 60s定時單元，分別控制 8路燈的亮滅時間，顯示控制電路控制每一路燈的倒計時顯示時間，譯碼后通過數碼管顯示。 方案三以 CPLD 器件為核心，以 VHDL 語言為基礎，編程具有很大的靈活性，而且這種語言也易于掌握和理解，調試和修改都比較容易，滿足課題的要求，所以最終選擇方案三。系統(tǒng)組成框圖如圖 ： 圖 系統(tǒng)組成框圖 （ 2）方案論證 方案一采用的是集成硬件電路的搭建，各個模塊之間的接口很難保證，而且用到大量芯片來搭建各個模塊，整個電路系統(tǒng)體積相對較大，增 加了系統(tǒng)的調試難度，不滿足現代社會發(fā)展的需求。輸入信號部分，直接在 I/O 口接上按鍵開關，精簡和優(yōu)化電路，該系統(tǒng)對于交通燈及數碼管的控制只用單片機本身的 I/O口就可以實 現，顯示電路采用共陽數碼管。 在整個系統(tǒng)設計當中，以 AT89C52 單片機為核心，為使各模塊穩(wěn)定工作，采用單片機控制模塊提供電源，節(jié)約成本，但輸出功率不高。主控制器是系統(tǒng)的主要部分，由它控制其他電路 之間的協(xié)調工作。時鐘脈沖產生電路利用晶振，它可以發(fā)出連續(xù)脈沖從而控制兩片74LS161組成的計時電路的 CLK端。時鐘產生電路是該系統(tǒng)中定時器和控制器的標準時鐘信號源。 畢業(yè)設計 第 8 頁 共 38 頁 3 交通燈控制系統(tǒng)方案論證 設計方案及論證 （ 1）設計方案 方案一：采用小規(guī)模集成電路，用純硬件電路搭建。幾乎所有應用中小規(guī)模通用 數字集成電路 的場合均可應用 CPLD 器件。目前應用已深入網絡、儀器儀表、汽車電子、數控機床、航天測控設備等方面。其輸出結構是可編程的邏輯宏單元，因為它的硬件結 構設計可由 軟件 完成（相當于房子蓋好后人工設計局部室內結構），因而它的設計比純硬件的數字電路具有很強的靈活性，但其過于簡單的結構也使它們只能實現規(guī)模較小的電路。由于 CPLD 內部采用固定長度的金屬線進行各邏輯塊的互連，所以設計的邏輯電路具有時間可預測性，避免了分段式互連結構時序不完全預測的缺點。 CPLD （ 1） CPLD 簡介 CPLD 主要是由可編程邏輯 宏單元 (MC， Macro Cell)圍繞中心的可編程互連 矩陣 單元組成。 ④ 豐富的設計庫 Max+plusⅡ 提供豐富的庫單元供設計者調用，其中包括 74 系列的全部器件和多種特殊的邏輯功能（ MacroFunction）以及新型的參數化的兆功能（ MageFunction）。 ② 與結構無關 畢業(yè)設計 第 7 頁 共 38 頁 Max+plusⅡ 系統(tǒng)的核心 Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、 FLEX6000、MAX9000、 MAX7000、 MAX5000 和 Classic 可編程邏輯器件，提供了世界上唯一真正與結構無關的可編程邏輯設計環(huán)境。在 Max+plusⅡ 上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結構無關的設計環(huán)境，是設計者能方便地進行設計輸入、快速處理和器件編程 [11]。 MAX+PLUSⅡ (1) 軟件簡介 Max+plusⅡ 是 Altera 公司 提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大 可編程邏輯器件 的供應商之一 。 ④ 對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設計轉變成門級網表。 ② VHDL 豐富的仿真語句和庫函數，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬 [10]。 (3) VHDL的優(yōu)勢 ① 與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了他成為系統(tǒng)設計領域最佳的硬件描述語言。 ⑥ 易于共享和復用 VHDL 采用基于庫（ Library）的設計方法，可以建立各種可再次利用的模塊。當設計描述完成后，可以用多種不同的器件結構來實現其功能。 VHDL 支持預定義的和自定義的數據類型，給硬件描述帶來較大的自由度，使設計人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型 。而描述既可以采用行為描述、寄存器傳輸描述或結構描述，也可以采用三者混合的混合級描述。在硬件電路設計過程中，主要的設計文件是用 VHDL 編寫的源代碼，因為 VHDL 易讀和結構化，所以易于修改設計。 VHDL 還支持各種設計方法，既支持自底向上的設計，又支持自頂向下的設計；既支持模塊化設計，又支持層次 化設計。它具有多層次的設計描述功能，層層細化，最后可直接生成電路級描述。這種將設計實體分成內外部分的概念是 VHDL 系統(tǒng)設計的 基本點。 VHDL 的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分 ， 及端口）和內部（或稱不可視部分） 設計 [9]。 VHDL 主要用于描述數字系統(tǒng)的結構 、 行為 、 功能和接口。它在 80 年代的后期出現。 傳統(tǒng)機電設備的電器控制系統(tǒng)，如果利用 EDA 技術進行重新設計或進行技術改造，不但設計周期短、設計成本低，而且將提高產品或設備的性能，縮小產品體積，提高產品的技術含量，提高產品的附加值 [8]。 EDA技術與傳統(tǒng)電子設計方法的比較 與傳統(tǒng)的電子設計方法相比， EDA 技術對于復雜電路的設計和調試都比較簡單，如果某一過程存在錯誤，查找和修改起來比較方便，而且 EDA技術的可移植性很強。 HDL具有與具體硬件電路無關和與設計平臺無關的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結構化設計方面，表現了強大的生命力和應用潛力 [7]。 硬件描述語言 (HDL)是相對于一般的計算機軟件語言如 C、 Pascal而言的。 EDA技術涉及面很廣，內容豐富，主要應掌握如下四個方面的內容 :(1)大規(guī)?？删幊踢壿嬈?件 ； (2)硬件描述語言 ； (3)軟件開發(fā)工具 ； (4)實驗開發(fā)系統(tǒng)。盡管目標系統(tǒng)是硬件，但整個設計 和修改過程如同完成軟件設計一樣方便和高效?，F代 EDA 技術就是以讓算機為工具，在 EDA 軟件平臺上，根據硬件描述語言 HDL完成的設計文件，能自動地完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。 EDA技術使得設計者的工作僅限于利用軟件的方式，即利用硬件描述語言和 EDA軟件來完成對系統(tǒng)硬件功能的實現 [3]。 本次設計是通過設計交通燈控制器，了解 EDA技術，掌握 VHDL硬 件描述語言的設計方法和思想，鞏固和綜合運用所學過的計算機組成原理知識，提高分析、解決計算機技術實際問題的獨立工作能力。 可想而知，一個沒有交通燈的社會將是何種樣子，那必將是交通秩序混亂，人們的出行安全沒有了任何保障，社會秩序也必將混亂不堪。 隨著我國經濟的穩(wěn)步發(fā)展，人民生活水平 的 日漸提高，越來越多的汽車進入尋常百姓的家庭，再加上政府大力 地 發(fā)展公交、出租車 行業(yè) ，道路上的 車輛越來越多，使得城市的交通成為了一個主要的問題。 交通燈的研究目的 不同的城市 存在著 不同 的 城市問題，但 其中有一個共同的問題 就是 城市交通 。 目前城市交通控制研究的新發(fā)展主要體現在城市交通網絡的各個方面 :區(qū)域交通信號燈和城市快速公路匝道口的新的控制方法上 ； 實現區(qū)域和快速公路的集成控制 ； 采用動態(tài)路由導航與交通網絡控制結合以實現先進車輛控制系統(tǒng) AvcS為 主的智能交通系統(tǒng) (ITS)； 以實現先進交通管理系統(tǒng) ATMS和先進駕駛員信息系統(tǒng) ATIS為主的城市多智能體交通控制系統(tǒng) ； 以及一些輔助的交通策略如道路自動計費、公共交通優(yōu)先等。于是，智能交通系統(tǒng) (ITS)應運而生，并得到迅猛發(fā)展。 進入 20世紀 80年代后期，隨著城市化進程的加快和汽車的普及，城市交通擁擠、阻塞現象日趨惡化，由此引發(fā)的事故、噪聲和環(huán)境污染己成為日益嚴重的社會問題，交通問題成為困擾世界各國的普遍性難題。澳大利亞在 70年代末也開發(fā)了基于配時方案實時選擇方法來實現路網協(xié)調控制的 SCAT(Sydney Coordinated Adaptive Traffic Method)系統(tǒng)。 畢業(yè)設計 第 3 頁 共 38 頁 國外對城市區(qū)域交通控制的研究，開始于 20世紀 60年代初。人們認識到，要更好地提高城市管理水平，不僅僅依靠硬件設備的更新和改進，還必須同時在控制邏輯和方法上有所突破，即城市交通的區(qū)域協(xié)調控制。這是道路交通控制技術發(fā)展的里程碑。超聲波檢測器主要在日本等少數國家得到廣泛應用。繼氣動橡皮管式檢測器之后，雷達、超聲波、光電、地磁、電磁、微波、紅外以及環(huán)形線圈等檢