lixuebin電磁兼容設(shè)計(jì)講座-文庫(kù)吧資料
2025-01-15 16:43本頁(yè)面
【正文】 位差的干擾；z去除接地環(huán)路的方法有使用隔離變壓器、光電耦合器、差動(dòng)放大器、扼流圈。z低能量信號(hào)之接地應(yīng)與其它接地隔離；z切忌雙股電纜分開安裝；注意之二z低頻宜采用單點(diǎn)接地系統(tǒng)，高頻應(yīng)采用多點(diǎn)接地系統(tǒng)；z良好的接地系統(tǒng)；z減少由共同導(dǎo)體所引入的雜訊電壓，盡量避免產(chǎn)生接地環(huán)路；z已接地的放大器接于未接地之電源，其輸入導(dǎo)線之屏蔽應(yīng)接于放大器之接地點(diǎn)。） ,如信號(hào)、屏蔽、電源、機(jī)殼或組架。z不論何種接地法，最大的困擾均起自于地電流的產(chǎn)生，因此去除地環(huán)路就成了設(shè)計(jì)者的考驗(yàn)。下圖各接地點(diǎn)可視為機(jī)殼或接地板 ：復(fù)合式接地z復(fù)合式單點(diǎn)接地將線路或裝備加以歸類，而同時(shí)使用串聯(lián)與并聯(lián)法，可同時(shí)兼顧降低雜訊以及減化施工與節(jié)省用料。若在高頻(10MHz)情況下，由于接地線的長(zhǎng)度以及接地電路的影響，故單點(diǎn)接地?zé)o法達(dá)到去除干擾的效果，此時(shí)就得使用多點(diǎn)接地。并聯(lián)單點(diǎn)接地x并聯(lián)單點(diǎn)接地最大的缺點(diǎn)是耗時(shí)費(fèi)料，由于接地線太多太長(zhǎng)，以至增加各地阻抗，尤其在高頻范圍中更加嚴(yán)重。單點(diǎn)接地 由于雜訊本身的特性，考慮接地時(shí)有不同的處理方法：z可將接地分為兩大類：z安全接地 (Safety Grounding)z信號(hào)接地安全接地 (Safety Grounding)z安全接地是指接大地 (Earthing)，也就是將電氣設(shè)備的外殼以低阻抗導(dǎo)體連接大當(dāng)人員意外觸及時(shí)不易遭受電擊。 多個(gè)去耦電容的并聯(lián)能提供 6dB增益以抑制有源器件開關(guān)造成的射頻電流。電容諧振 如圖所示，電容在低于諧振頻率時(shí)呈現(xiàn)容性，而后，電容將因?yàn)橐€長(zhǎng)度和布線自感呈現(xiàn)感性。這應(yīng)該是他們的本質(zhì)區(qū)別。去耦電容與旁路電容的區(qū)別提供一個(gè)局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播并抑制噪聲對(duì)其他芯片的干擾。旁路電容一般作為高頻電路旁路器件來減少對(duì)電源模塊的瞬態(tài)電流需求，一般 10uf~470uf。在 RC濾波網(wǎng)絡(luò)中，線繞電阻的寄生電感很容易引起本機(jī)振蕩，所以必須考慮由電阻引起的電感效應(yīng)電容z旁路電容z去耦電容z儲(chǔ)能電容旁路電容 旁路電容的作用是從元件或電纜中轉(zhuǎn)移出不想要的共模 RF能量。為了減小這個(gè)影響，所有的偏置電阻必須盡可能靠近有源器件及他的電源和地，從而減少 PCB連線的電感。因此，增益控制電阻的位置應(yīng)該盡可能的靠近放大器電路以減少電路板的電感。電阻z 在放大器的設(shè)計(jì)中，電阻的選擇非常重要。與有引腳的元件相比，無引腳且表面貼裝的元件的寄生效果要小一些。引腳的末端也能產(chǎn)生一個(gè)小電容性的效應(yīng)，大約有 4pF。有引腳線元件有寄生效果，尤其在高頻時(shí)。這樣干擾源對(duì)平衡線路人口所施加的是共模干擾，利用平衡線路固有的共模抑制能力，克服干擾源對(duì)敏感線路的干擾。如有可能，在 CMOS電路的人口端對(duì)地并聯(lián)一個(gè)電容或一個(gè)阻值較低的電阻，這可以降低線路的輸入阻抗，從而降低因靜電容而引入的干擾。x 降低敏感線路的輸入阻抗。x 如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合電場(chǎng)耦合的抑制方法x 增大線路間的距離是減小電容耦合的最好辦法。最好的辦法是使用雙絞線和屏蔽線，讓信號(hào)線與接地線（或載流回路）扭絞在一起，以便使信號(hào)與接地線（或載流回路）之間的距離最近。z對(duì) 電容耦合 來說，電路間的耦合情況同樣也與干擾信號(hào)的頻率、線間距離、屏蔽情況、線路上的電壓高低等因素有關(guān)。z注意長(zhǎng)線傳輸過程中的波形畸變。邏輯電路的使用z凡是能不用高速邏輯電路的地方就不要用高速邏輯電路。高頻數(shù)字總線 頻率在 50MHz以上的高頻數(shù)字總線，應(yīng)盡可能考慮總線中的每條信號(hào)線均串接一個(gè) 22300歐姆左右的阻尼電阻，頻率在75MHz以上時(shí)，必須串接阻尼電阻。（消弱振鈴）屏蔽問題在晶振／時(shí)鐘芯片下加地敷銅防止串?dāng)_高頻時(shí)鐘地線護(hù)送差分信號(hào)z差分信號(hào)要求在同一層上且盡可能的靠近平行走線，差分信號(hào)之間不允許插入任何信號(hào)。高頻信號(hào)線的保護(hù)地線兩端必需由過孔與地層相連，且每 5cm左右要打過孔與地層相連。高頻時(shí)鐘z高頻時(shí)鐘（ 20MHz以上的時(shí)鐘，或上升沿少于5ns的時(shí)鐘）必須有地線護(hù)送。z選擇恰當(dāng)?shù)钠骷窃O(shè)計(jì)成功的重要因素，特別在選擇邏輯器件時(shí)，盡量選上升時(shí)間比五納秒長(zhǎng)的器件，決不要選比電路要求時(shí)序快的邏輯器件。這樣的安排是為了產(chǎn)生通量對(duì)消作用。區(qū)域分割當(dāng)線條長(zhǎng)度為 1／ 4波長(zhǎng)時(shí)，可以表現(xiàn)出很高的阻抗，接地線實(shí)際上是開路的，接地線反而成為向外輻射的夭線。 25mm長(zhǎng)的典型的
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1