lixuebin電磁兼容設(shè)計講座-wenkub.com
2025-01-09 16:43 本頁面
【正文】 器件z用于控制及顯示的器件，特別是小信號敏感器件，應(yīng)與金屬機殼有足夠的絕緣，并在連接線上增加相應(yīng)的濾波去耦電路。 高頻整流器件z高頻整流器件盡可能的選取具有軟恢復(fù)功能的整流器，在電損耗增加可以接受的范圍內(nèi)，以減小由于整流器件的反向恢復(fù)電流及反向恢復(fù)電流組成的閉合路徑形成的電磁干擾。開關(guān)電路總的布線要求 z高頻整流器件及開關(guān)器件應(yīng)加上適當?shù)奈兆枘犭娐?，該吸收電路可以電阻、電容、有源器件及高頻磁吸收器件的組合，以降低高頻振蕩及輻射，吸收電路布線時應(yīng)盡量減少其包圍面積， 開關(guān)電路布線要求 一z電路中的電容至開關(guān)管、變壓器的布線面積應(yīng)盡量小； z電感吸收電路的布線面積應(yīng)盡量小 開關(guān)電路布線要求 二z全橋變換電路的布線面積應(yīng)盡量小 z功率管的阻容吸收電路的布線面積應(yīng)盡量小 開關(guān)電路布線要求 三z二次側(cè)整流濾波電路的布線面積應(yīng)盡量小 z整流二極管和續(xù)流二極管的阻容吸收電路的布線面積應(yīng)盡量小 無源器件的接地z連接到控制 IC和所有相關(guān)的無源器件的接地點極為敏感，只有在布放好其他交流回路后再放置它，連接點應(yīng)位于控制 IC感應(yīng)小電壓的所有元件的公共端。連接輸入信號源電流電路z開關(guān)電源的 EMI設(shè)計開關(guān)電源的設(shè)計流程 z建立開關(guān)電源布局的最好方法與其電氣設(shè)計相似，最佳設(shè)計流程如下： zz差模干擾 存在于電源相線與中線之間。（ dB）z上式中 A為吸收損耗， R為反射損耗， B為正或負的修正項；當 A大于 15dB時， B可忽略不計， B是由屏蔽體內(nèi)反射波所引起的。這種物理過程被稱為吸收；x 在屏蔽體內(nèi)尚未衰減掉的剩余能量，傳到材料的另一表面時，在遇到金屬與空氣不連續(xù)的交界面時，會形成再次反射，并重新返回屏蔽體內(nèi)。但從屏蔽體能兼有防止電場感應(yīng)的目的出發(fā)，一般還是要接地的。反之，如果要屏蔽內(nèi)部強磁場時，則材料排列次序要倒過來。z磁場屏蔽主要是依賴高導(dǎo)磁材料所具有的低磁阻，對磁通起著分路的作用，使得屏蔽體內(nèi)部的磁場大大減弱。此舉目的是增大 C4的值；x 屏蔽板的形狀對屏蔽效能的高低有明顯影響。屏蔽z屏蔽能有效地抑制通過空間傳播的電磁干擾。長寬比應(yīng)小于 5；z 應(yīng)盡量使用直接搭接，若情況不許可時得使用搭接線，惟使用搭接線時應(yīng)考慮：z 此外，千萬別將帶齒鎖緊墊圈置于兩搭接金屬之間。Distribution此外，搭接時應(yīng)考慮不同金屬之電化效應(yīng)，并應(yīng)盡量減少接觸鹽水、汽油等，以防電能作用。Mounts〕的裝備，間接搭接時應(yīng)特別注意共振效應(yīng)（ Resonant搭接的功能z搭接是在兩金屬之間建立一低阻抗通路，其目的在為電流提供一均稱的結(jié)構(gòu)體以避免干擾。唯這些回路最后可接在一起，然后以單點接地；z接地面應(yīng)具有高傳導(dǎo)性（ Conductivity）；z線路中之元件若經(jīng)常產(chǎn)生大量的急變電流，則該線路應(yīng)備有單獨的接地系統(tǒng)，或至少應(yīng)備有單獨之回路，以免影響其它線路。機架系統(tǒng)的接地樹（例〕背板背板背板背板背板工作地電源地保護地注意z由于頻率的關(guān)系，無論何種接地方法均應(yīng)盡量縮短接地線，否則其非但增加阻抗，同時更會產(chǎn)生輻射雜訊，因其作用有如天線，接地線的長度 Lλ /20。多點接地z在頻率低于 10MHz時，較適于單點接地。多點接地 z信號接地z信號接地除提供參考點之外，同時還可以大量消除雜訊的干擾。電容的諧振頻率表電容諧振問題的解決方法采用一個大容量的電容器與一個小容量的電容器并聯(lián)的方法可以有效地改善自諧振頻率特性，當大容量的電容器達到諧振點時，大電容的阻抗開始隨頻率增加而變大；小容量的電容器尚未達到諧振點，仍然隨頻率增加而變小并將對旁路電流起主導(dǎo)作用。旁路是把輸入信號中的干擾作為濾除對象，而去耦是把輸出信號的干擾作為濾除對象，防止干擾信號返回電源。 去耦電容離芯片越近越好，原則上集成電路的每一個電源引腳都應(yīng)布置一個 的瓷片電容。 在電路中產(chǎn)生一個交流分路，從而消去進入易敏感區(qū)德那些不需要的能量。z 在上拉 /下拉電阻的電路中，晶體管或集成電路的快速切換會增加上升時間。其典型值為： 感和約 。該引腳形成了一個小電感，大約是 1nH/mm/引腳。x 如有可能，敏感電路采用平衡線路作輸入，平衡線路不接地。x 采用屏蔽層，屏蔽層要接地。磁場耦合的抑制方法x 減小干擾源和敏感電路的環(huán)路面積。z注意在 IC近端的電源和地之間加旁路去耦電容（一般為 104）。并要求等長。z時鐘的線寬至少 10mil，護送地線的線寬至少20mil。
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1