5pcb電磁兼容設計-wenkub.com
2024-10-03 11:05 本頁面
【正文】 對于高速高頻信號，可能 產生反射 83 匹配和端接技術 終端并聯(lián)匹配 有效消除反射 大的直流功耗 可用于點到多點和總線系統(tǒng) Vcc Z0 R1 // R2?? Z 0 R1 R2 84 匹配和端接技術 終端二極管 箝 位 這 種狀態(tài)下，傳輸線上的波為行波，沒有反射波。 如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅 度到達 IC，則該電路具有較好的信號完整性。 ?對于高頻信號尤其是高頻時鐘信號，四周 應用地線插針包圍。這樣能 最大限度地抑制數(shù)字電路對模 擬電路的干擾。如在平面的四周用過孔將地 平面連接在一起，可以有效的降低 PCB對外的輻射。 連接器上應該安排足夠的接地管腳。 1GHz以 上的信號應該盡量使用圓弧走線。頻率很高時，保護線上用多個過孔接地，過孔 之間的距離應小于板上最高頻率所對應波長（λ）的 1/20。 15 PCB電磁兼容設計 布線設計原則 有過孔存在時的 3W原則 過孔 W W 3W W ≥ W W W 3W W 地層 16 PCB電磁兼容設計 布線設計原則 差分線對的 3W原則 差分線對 ≥ W W ≥ 2W W W W≥ 2W W ≥ W 此間距可根據(jù)差分線對的阻抗要求進行調整 17 PCB電磁兼容設計 布線設計原則 單面板 雙面板 18 PCB電磁兼容設計 布線設計原則 高速信號線不要在分割區(qū)上跨越，不要 在無關的參考平面上方穿行。 4 邏輯族 CMOS HCMOS TTL LSTTL STTL 開關時間 50nS 9nS 10nS 5nS 3nS PCB電磁兼容設計 常見邏輯器件的上升時間 舉例： 如 tr=10nS，則頻譜帶寬為 BW=1/π tr=32MHz 邏輯器件是一種騷擾發(fā)射較強的、最常見的寬帶騷擾源，器 件的翻轉時間越短，對應的邏輯脈沖所占的頻譜越寬。 5 PCB電磁兼容設計 Δ I噪聲干擾 1 2 寄生電容 3 4 6 頻率 Hz d = 10cm 1m d = 10cm 1m d = 10cm 1m d= 10cm 1m 10Hz ?? 517?? 327?? 133m 1k 429?? m 632?? 14m 144m 100k 712m 54m 828m 1M 426m 540m 714m 10 783m 5M 50 53 10M 100 106 50M 356 27 414 500 530 100M 54 77 150M 81 107 115 PCB電磁兼容設計 導線的阻抗 7 PCB電磁兼容設計 共模干擾與差模干擾 PCB電磁兼容設計 共模干擾 E=Kf L I E幅射電場強度 (遠場 ) f電流頻率 L–線的長度 I –共模電流大小 PCB電磁兼容設計 差模干擾 E = K f2 A I E幅射電場強度 (遠場 ) f電流頻率 A回路面積 I回路中電流大小 PCB電磁兼容設計 電路的差?？箶_性 ε =Kf A H ~ ZG V H ZL ε –電路上的干擾電壓 f –干擾電磁場頻率 A回路面積 H –干擾磁場 11 1?? ( ) PCB電磁兼容設計 串擾 當一根信號線上有高頻電流流過時，在 PCB板上 與之相鄰的信號線上就會感應出干擾電壓。 19 PCB電磁兼容設計 布線設計原則 地線應該盡量寬，使其有足夠的電流承 載能力和最小的電感 所有高頻信號或敏感信號必須緊靠完整 的參考平面布線，以保證其有最小的信號 回路和連續(xù)的阻抗，從而減小信號的反射 和輻射，提高信號的穩(wěn)定性。 對于有完整地平面的數(shù)字電路，一般不用保護線。 為了減少高頻信號的輻射和干擾，高頻信號盡量安 排在內層。 濾波電容 隔離變壓器 / 光耦隔離器 電源線連接 地線連接 信號濾波器 干凈區(qū)域 時鐘電路、 高速電路 橋 24 壕溝 PCB電磁兼容設計 布線設計原則 時鐘線應避免換層 ？ 25 PCB電磁兼容設計 布線設計原則 任意相鄰的信號層應盡可能采取 垂直正交的布線
法律信息相關推薦
鄂ICP備17016276號-1