【摘要】微電子學(xué)概論第三章大規(guī)模集成電路基礎(chǔ)(FundamentalsofLargeScaleIntergratedCircuit)?導(dǎo)論?半導(dǎo)體集成電路概述?CMOS集成電路基礎(chǔ)?半導(dǎo)體存儲(chǔ)器集成電路參考書(shū)第三章大規(guī)模集成電路基礎(chǔ)
2024-08-02 05:00
【摘要】?2022/8/20東?南?大?學(xué)射?頻?與?光?電?集?成?電?路?研?究?所集成電路設(shè)計(jì)基礎(chǔ)王志功東南大學(xué)無(wú)線電系2022年?yáng)|?南?大?學(xué)射?頻?與?光?電?集?成?電?路?研?究?所?2022/8/202第六章M
2024-08-14 14:45
【摘要】2022/4/141《集成電路設(shè)計(jì)概述》2022/4/142目的?認(rèn)識(shí)集成電路的發(fā)展歷史、現(xiàn)狀和未來(lái)?了解集成電路設(shè)計(jì)工藝?熟悉集成電路設(shè)計(jì)工具?培養(yǎng)集成電路設(shè)計(jì)興趣2022/4/143主要內(nèi)容集成電路的發(fā)展集成電路的
2025-04-19 22:59
【摘要】第四章第四章集成電路設(shè)計(jì)第四章集成電路是由元、器件組成。元、器件分為兩大類(lèi):無(wú)源元件電阻、電容、電感、互連線、傳輸線等有源器件各類(lèi)晶體管集成電路中的無(wú)源源件占的面積一般都比有源器件大。所以設(shè)計(jì)時(shí)盡可能少用無(wú)源元件,尤其是電容
2025-05-10 18:03
【摘要】2022/2/61《集成電路設(shè)計(jì)概述》2022/2/62目的?認(rèn)識(shí)集成電路的發(fā)展歷史、現(xiàn)狀和未來(lái)?了解集成電路設(shè)計(jì)工藝?熟悉集成電路設(shè)計(jì)工具?培養(yǎng)集成電路設(shè)計(jì)興趣2022/2/63主要內(nèi)容集成電路的發(fā)展集成電路的分類(lèi)
2025-01-15 14:11
【摘要】CMOS集成電路設(shè)計(jì)基礎(chǔ)-數(shù)字集成電路基礎(chǔ)對(duì)邏輯門(mén)的基本要求1)魯棒性(用靜態(tài)或穩(wěn)態(tài)行為來(lái)表示)靜態(tài)特性常常用電壓傳輸特性(VTC)來(lái)表示即輸出與輸入的關(guān)系),傳輸特性上具有一些重要的特征點(diǎn)。邏輯門(mén)的功能會(huì)因制造過(guò)程的差異而偏離設(shè)計(jì)的期望值。(2)噪聲容限:芯片內(nèi)外的噪聲會(huì)使電路的響應(yīng)偏離設(shè)計(jì)的期望值(電感、電容耦合,電源
2025-01-15 01:07
【摘要】下一頁(yè)上一頁(yè)集成電路制造工藝——雙極集成電路制造工藝下一頁(yè)上一頁(yè)上一次課的主要內(nèi)容?CMOS集成電路工藝流程N(yùn)型(100)襯底的原始硅片NMOS結(jié)構(gòu)PMOS結(jié)構(gòu)P阱(well)隔離閾值調(diào)整注入柵氧化層和多晶硅柵NMOS管源漏注入PMOS管源漏注入接觸和互
2025-05-21 02:13
【摘要】電子科學(xué)與工程學(xué)院南京郵電大學(xué)2022-6-121第1章集成電路設(shè)計(jì)導(dǎo)論1、微電子(集成電路)技術(shù)概述2、集成電路設(shè)計(jì)步驟及方法電子科學(xué)與工程學(xué)院南京郵電大學(xué)2022-6-122?“自底向上”(Bottom-up)“自底向上”的設(shè)計(jì)路線,即自工藝開(kāi)始,先進(jìn)行單元設(shè)計(jì),在精心設(shè)計(jì)
2025-05-05 03:20
【摘要】《集成電路設(shè)計(jì)基礎(chǔ)》山東大學(xué)信息學(xué)院劉志軍BCEP+P+PMOSN+PN阱N阱縱向NPN-SUBP+N+N+NMOS-P-epiN+N+-BLN+-BL2022/2/13《集成電路設(shè)
2025-01-23 09:42
【摘要】審定成績(jī):序號(hào):25自動(dòng)控制原理課程設(shè)計(jì)報(bào)告題目:集成電路設(shè)計(jì)認(rèn)識(shí)學(xué)生姓名顏平班級(jí)0803院別物理與電子學(xué)院專(zhuān)業(yè)電子科學(xué)與技術(shù)學(xué)號(hào)14072500125指導(dǎo)老師易立華設(shè)計(jì)時(shí)間。15
2025-01-23 03:13
2025-07-21 18:10
【摘要】CMOS集成電路設(shè)計(jì)基礎(chǔ)-MOS器件MOS器件多晶硅GSD氧化層LeffLdrawnN+N+P型襯底LDWNMOS管的簡(jiǎn)化結(jié)構(gòu)制作在P型襯底上(P-Substrate,也稱(chēng)bulk或body,為了區(qū)別于源極S,襯底以B來(lái)表示),兩個(gè)重?fù)诫sN區(qū)形成源區(qū)和漏區(qū),
2025-01-18 16:50
【摘要】集成電路設(shè)計(jì)基礎(chǔ)莫冰華僑大學(xué)電子工程系廈門(mén)市專(zhuān)用集成電路系統(tǒng)重點(diǎn)實(shí)驗(yàn)室第四章集成電路器件工藝雙極型集成電路的基本制造工藝MESFET和HEMT工藝MOS工藝和相關(guān)的VLSI工藝BiCMOS工藝第四章集成電路器件工藝IC材料、工藝、器件和電路材料工藝器件
2025-01-13 01:54
【摘要】2022/2/41第二章IC制造材料結(jié)構(gòu)與理論了解集成電路材料半導(dǎo)體基礎(chǔ)知識(shí)PN結(jié)與結(jié)型二極管雙極型晶體管基本結(jié)構(gòu)與工作原理MOS晶體管基本結(jié)構(gòu)與工作原理2022/2/42表集成電路制造所應(yīng)用到的材料分類(lèi)
【摘要】2022/2/4共88頁(yè)1Spectre/Virtuoso/Calibre工具使用介紹2022/2/4共88頁(yè)2模擬集成電路的設(shè)計(jì)流程(spectre)(virtuoso)(DRCLVS)(calibre)(calibre)(spectre)(gdsii
2025-01-13 21:47